【技术实现步骤摘要】
沉积IV族半导体的方法及相关的半导体器件结构相关专利申请的交叉引用本公开要求2017年7月19日提交并且标题为“沉积IV族半导体的方法及相关的半导体器件结构(AMETHODFORDEPOSITINGAGROUPIVSEMICONDUCTORANDRELATEDSEMICONDUCTORDEVICESTRUCTURES)”的美国临时专利申请第62/534,621号的权益，该临时专利申请以引用方式并入本文。
本公开一般涉及沉积IV族半导体的方法及相关的半导体器件结构。本公开还一般涉及掺杂IV族半导体的方法及可用于IV族半导体的p-型掺杂的掺杂前体。
技术介绍
半导体器件结构如互补金属氧化物半导体(CMOS)器件的微缩化已带来集成电路速度和密度的显著改善。然而，常规的器件微缩化面临着未来技术节点的巨大挑战。一种改善半导体器件性能的方法是利用应变诱导效应提高载流子迁移率并因此提高晶体管驱动电流。例如，已经表明，在采用应力源区如晶体管结构的源极和漏极区中采用的应力源区的p-沟道硅(Si)晶体管中，空穴迁移率可大大提高。与半导体器件结构的有源区的接触电阻可能是未来技术节点下不...
【技术保护点】
1.一种在衬底的表面上沉积IV族半导体的方法，所述方法包括：在反应室内提供衬底；加热所述衬底至沉积温度；暴露所述衬底于至少一种IV族前体；和暴露所述衬底于至少一种IIIA族金属有机掺杂剂前体。
【技术特征摘要】
2017.07.19 US 62/534,6211.一种在衬底的表面上沉积IV族半导体的方法，所述方法包括：在反应室内提供衬底；加热所述衬底至沉积温度；暴露所述衬底于至少一种IV族前体；和暴露所述衬底于至少一种IIIA族金属有机掺杂剂前体。2.根据权利要求1所述的方法，其中在所述衬底的表面上沉积IV族半导体还包括在所述衬底的单晶表面上选择性地沉积所述IV族半导体和随后暴露所述IV族半导体于至少一种IIIA族金属有机掺杂剂前体。3.根据权利要求2所述的方法，其中暴露所述IV族半导体于所述至少一种IIIA族金属有机掺杂剂前体还包括暴露所述IV族半导体于所述至少一种IIIA族金属有机掺杂剂前体直至所述IV族半导体的暴露表面为所述至少一种IIIA族金属有机掺杂剂前体所饱和。4.根据权利要求2所述的方法，其中暴露所述IV族半导体于所述至少一种IIIA族金属有机掺杂剂前体还包括加热所述衬底至大约280℃和大约700℃之间的温度。5.根据权利要求2所述的方法，其中选择性地沉积IV族半导体和随后暴露所述IV族半导体于所述至少一种IIIA族金属有机掺杂剂前体被重复一次或多次。6.根据权利要求2所述的方法，其中在所述衬底的所述单晶表面上选择性地沉积IV族半导体还包括在所述衬底的所述单晶表面上选择性地沉积未掺杂的IV族半导体。7.根据权利要求6所述的方法，其中在所述半导体的所述单晶表面上选择性地沉积所述未掺杂的IV族半导体还包括沉积所述未掺杂的IV族半导体至大约10埃和大约25埃之间的厚度。8.根据权利要求2所述的方法，其中在所述衬底的所述单晶表面上选择性地沉积IV族半导体还包括暴露所述衬底于至少一种IV族前体并同时暴露所述衬底于蚀刻剂气体。9.根据权利要求8所述的方法，所述方法还包括选择所述蚀刻剂气体以包含以下中的至少之一：氯(Cl2)或氢氯酸(HCl)。10.根据权利要求1所述的方法，其中在所述衬底的表面上沉积IV族半导体还包括：在所述衬底的一个或多个单晶表面上沉积单晶IV族半导体；和在所述衬底的一个或多个非单晶表面上沉积非单晶IV族半导体。11.根据权利要求10所述的方法，其中在所述衬底的一个或多个单晶表面上沉积所述单晶IV族半导体还包括：暴露所述衬底于所述至少一种IV族前体并同时暴露所述衬底于所述至少一种IIIA族金属有机掺杂剂前体。12.根据权利要求10所述的方法，其中在所述衬底的一个或多个单晶表面上沉积所述单晶IV族半导体还包括沉积所述单晶IV族半导体至大约20埃和大约100埃之间的厚度。13.根据权利要求10所述的方法，所述方法还包括暴露所述单晶IV族半导体和所述非单晶IV族半导体于蚀刻剂气体。14.根据权利要求13所述的方法，所述方法还包括选择所述蚀刻剂气体以包含以下中的至少之一：氯(Cl2)或氢氯酸(HCl)。15.根据权利要求13所述的方法，其中暴露所述单晶IV族半导体和所述非单晶IV族半导体于蚀刻剂气体还包括基本上移除所述非单晶IV族半导体并同时部分移除所述单晶IV族半导体。16.根据权利要求13所述的方法，其中在所述衬底的表...
【专利技术属性】
技术研发人员：J·玛格蒂斯，J·托勒，
申请(专利权)人：ASMIP控股有限公司，
类型：发明
国别省市：荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。