沟槽型功率器件及其制备方法技术

一种沟槽型功率器件，包括终端区和被终端区包围的元胞区；元胞区内包括多个元胞；元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层；第二导电类型阱区；第一沟槽，贯穿第二导电类型阱区且延伸至硅外延层；第一沟槽内的主控制栅位于屏蔽栅两侧且位于屏蔽栅的上部；第二沟槽，贯穿第二导电类型阱区且延伸至硅外延层；第二沟槽与第一沟槽相交连通；第二沟槽的宽度小于第一沟槽的宽度；第二沟槽内的辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；以及位于辅助控制栅底部的氧化层；辅助控制栅与主控制栅相连；以及源区。上述沟槽型功率器件可以有效降低导通电阻且制备简单。还提供一种沟槽型功率器件的制备方法。

Groove-type power devices and their preparation methods

A trench power device includes a terminal area and a cell area surrounded by the terminal area; the cell area includes multiple cells; the cell area includes: a heavily doped silicon substrate of the first conductive type; a lightly doped silicon epitaxy layer of the first conductive type; a second conductive type trap area; a first groove, which runs through the second conductive type trap area and extends to the silicon epitaxy layer; and a main control gate position in the first groove. The second groove runs through the second conductive type well area and extends to the silicon epitaxy layer; the second groove intersects and connects with the first groove; the width of the second groove is less than the width of the first groove; a gate oxide layer is formed between the side walls of the auxiliary control gate and the second groove in the second groove; and the oxide layer at the bottom of the auxiliary control gate. The auxiliary control grid is connected with the main control grid and the source region. The groove power device can effectively reduce the on-resistance and is simple to fabricate. A preparation method of groove power device is also provided.

【技术实现步骤摘要】
沟槽型功率器件及其制备方法
本专利技术涉及半导体
，特别是涉及一种沟槽型功率器件及其制备方法。
技术介绍
沟槽型功率器件如VDMOS管引入了场耗尽技术，分离栅器件结构是基于现行工艺较为容易实现的一种形式。但是采用分离栅技术，由于采用了双栅设计，沟槽(trench)底部需要承受的电压提高，导致器件的底部多晶硅外包氧化层厚度急剧增加，最终导致沟槽区所占元胞面积比重快速提升，有效导通面积降低，导通电阻增大。
技术实现思路
基于此，有必要提供一种能够降低导通电阻且制备简单的沟槽型功率器件及其制备方法。一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；第二导电类型阱区，形成于所述硅外延层的表面；第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层本文档来自技高网...

【技术保护点】
1.一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；第二导电类型阱区，形成于所述硅外延层的表面；第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；其特征在于，所述元胞还包括：第二沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第二沟槽...

【技术特征摘要】
1.一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：第一导电类型重掺杂的硅衬底；第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；第二导电类型阱区，形成于所述硅外延层的表面；第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；其特征在于，所述元胞还包括：第二沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第二沟槽与所述第一沟槽相交连通；所述第二沟槽的宽度小于所述第一沟槽的宽度；所述第二沟槽内形成有辅助控制栅；所述辅助控制栅与所述主控制栅相连；所述辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；所述第二沟槽内还形成有位于所述辅助控制栅底部的氧化层；以及第一导电类型重掺杂的源区，形成于所述第二导电类型阱区的表面区域上且被所述第一沟槽和所述第二沟槽包围。2.根据权利要求1所述的沟槽型功率器件，其特征在于，所述主控制栅贯穿所述第二导电类型阱区；所述辅助控制栅贯穿所述第二导电类型阱区。3.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。4.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。5.根据权利要求1所述的沟槽型功率器件，其特征在于，所述...

【专利技术属性】
技术研发人员：卞铮，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏,32