SONOS器件制作工艺方法技术

本发明专利技术公开了一种自对准SONOS器件制作工艺方法，选择管多晶硅栅采用自对准刻蚀，使得选择管的尺寸不受限于光刻，有利于缩小选择管；存储单元源漏接触孔采用自对准刻蚀，有利于缩小存储单元的面积。本发明专利技术能够减小存储单元面积。

【技术实现步骤摘要】
SONOS器件制作工艺方法
本专利技术涉及半导体集成电路领域，特别是涉及一种SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor闪速存储器)器件的制作工艺方法。
技术介绍
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品，如金融IC卡、汽车电子等应用。2-TSONOS(2transistors两个晶体管存储一个比特位的数据)技术由于其低功耗得到了很多低功耗应用的青睐。2-TSONOS应用中由于SONOS存储管的源漏端在操作时是直接连接到固定电压上，因此容易受到干扰。采用SONOS存储管全隔离器件结构能更好的抑制各种干扰，提高器件性能。SONOS存储管全隔离器件结构如图1所示，SONOS存储管的两侧各有一个选择管，两侧的选择管将中间SONOS存储管与源漏区完全隔离。因此，可以通过电压控制使得两侧的选择管处于关断状态，使得选中行的操作对非选中行的干扰大大减小。图1中，31为衬底，32为ONO(氧化层-氮化层-氧化层)层，33为存储管栅，34为栅氧化层，35为选择管栅，36为存储管上方的氧化层。虽然上述SONOS存储管全隔离器件结构由三个器件组成，但是选择管和存储管之间没有共用源漏区。因此相对于2-TSONOS结构(参见图2)，该SONOS存储管全隔离器件结构所占用的芯片面积更具竞争力。优化该SONOS存储管全隔离器件的制造工艺方法，减小存储单元面积，将会使得该器件结构更具竞争力。图2中，41为衬底，42为ONO层，43为多晶硅栅，44为源漏注入，45为轻掺杂漏注入，46为中压氧化层，47为氮化硅，88为选择管和存储管之间的共用源漏区。
技术实现思路
本专利技术要解决的技术问题是提供一种自对准SONOS器件制作工艺方法，能够减小存储单元面积。为解决上述技术问题，本专利技术的自对准SONOS器件制作工艺方法，包括如下步骤：步骤1、在P型衬底的上端依次形成一层第一氧化层、第一多晶硅层和第一氮化硅层；步骤2、光刻打开，刻蚀所述第一氮化硅层，在打开的第一氮化硅层的开口内进行第一多晶硅层选择管多晶硅栅重掺杂注入并进行热激活扩散，实现选择管多晶硅栅的多晶硅掺杂；步骤3、刻蚀所述第一多晶硅层，使步骤2中形成的开口向下在第一多晶硅层中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙，并将开口底部处的P型衬底暴露出来；步骤4、形成ONO层；步骤5、淀积第二多晶硅层，并进行离子注入掺杂；步骤6、以预留的第一氮化硅层为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层之上的第二多晶硅层和ONO层去除，形成存储管SONOS多晶硅栅；步骤7、在所述存储管SONOS多晶硅栅顶部形成氧化层的结构；步骤8、湿法去除第一氮化硅层，淀积第二氮化硅层并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅的上半部分的两侧形成第一氮化硅侧墙；该第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小；采用光刻胶显影定义逻辑区晶体管多晶硅栅；步骤9、干法刻蚀所述第一多晶硅层，同时形成选择管多晶硅栅和逻辑区晶体管多晶硅栅；热氧化在选择管多晶硅栅的侧壁、逻辑区晶体管多晶硅栅的侧壁和顶部形成侧墙氧化层，在P型衬底的上端进行轻漏极掺杂形成PN结；步骤10、淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端，刻蚀第二氧化层、侧墙氧化层和第一氧化层，将存储管SONOS多晶硅栅极的顶部、逻辑区晶体管多晶硅栅极的顶部、源漏处P型衬底1暴露出来；进行自对准多晶硅化物生长；步骤11、介质隔离层生长并平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔、存储管SONOS多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；选择管两侧的源漏接触孔的刻蚀以第一氮化硅侧墙和第二氮化硅侧墙作为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，通过金属将各电极引出，选择管的栅极在垂直选择管多晶硅栅沟道方向的整条多晶硅的两端分别引出。采用本专利技术的方法，可以实现选择管多晶硅栅的自对准刻蚀，使得选择管的尺寸不受限于光刻，有利于缩小选择管；实现存储单元源漏接触孔自对准刻蚀，有利于缩小存储单元的面积。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是SONOS存储管全隔离器件结构示意图；图2是2-TSONOS结构示意图；图3是所述自对准SONOS器件制作工艺方法制作的器件结构示意图；图4～图13是所述自对准SONOS器件制作工艺方法流程示意图。具体实施方式所述自对准SONOS器件制作工艺方法在下面的实施例中，实施过程如下：步骤1、参见图4，在P型衬底1的上端形成一层第一氧化层17，该氧化层17用于最终形成逻辑区晶体管的栅氧化层8和选择管栅氧化层2。在所述第一氧化层17上依次淀积第一多晶硅层18和第一氮化硅层22，所述第一多晶硅层18用来形成选择管多晶硅栅5和逻辑区晶体管多晶硅栅23。所述第一氮化硅层22作为CMP(化学机械研磨)停止层的预留层，其淀积厚度为步骤2、参见图5，光刻打开，刻蚀第一氮化硅层22，在打开的第一氮化硅层22的开口内进行第一多晶硅层18选择管多晶硅栅重掺杂(多晶硅掺杂)注入，注入后经过热过程将开口处注入的杂质激活，由于杂质在第一多晶硅层18中很容易激活并扩散，因此被所述第一氮化硅层22遮挡住的并靠近开口处的部分第一多晶硅层18也被充分掺杂(即用作选择管多晶硅栅的部分被充分掺杂),但是远离开口处的第一多晶硅层部分，即逻辑区晶体管多晶硅栅23不会被掺杂。从而实现选择管多晶硅栅5和逻辑区晶体管多晶硅栅23共用第一多晶硅层18。步骤3、参见图6，刻蚀第一多晶硅层18，使步骤2中形成的开口向下在第一多晶硅层18中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙6，并将开口底部处的P型衬底1暴露出来。所述氧化层侧墙6的厚度为步骤4、参见图7，形成ONO层3，开口内底部的ONO层3用于存储管的电荷存储，开口内侧端的ONO层3与氧化层侧墙6共同构成选择管多晶硅栅5和存储管SONOS多晶硅栅4的介质隔离层。第一氮化硅层22顶部的ONO层3在后续的CMP时被去除。步骤5、参见图8，淀积第二多晶硅层19，其厚度为并进行离子注入掺杂；该第二多晶硅层19只用作形成存储管SONOS多晶硅栅4。步骤6、参见图9，以预留的第一氮化硅层22为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层22之上的第二多晶硅层19和ONO层3去除，形成存储管SONOS多晶硅栅4。步骤7、参见图10，CMP之后，热氧化在存储管SONOS多晶硅栅4顶部的表面形成第二氧化层20。为减少热过程，第二氧化硅层20也可以通过在过量刻蚀掉顶端的存储管SONOS多晶硅栅4后，淀积第二氧化层20，最后通过CMP形成位于存储管SONOS多晶硅栅4顶部有氧化层的结构。步骤8、参见图11，湿法去除第一氮化硅层22，淀积第二氮化硅层，厚度为并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅4的上半部分的两侧形成第一氮化硅侧墙7。该第一氮化硅侧墙7淀积的厚度决定了两侧存本文档来自技高网...

【技术保护点】
1.一种自对准SONOS器件制作工艺方法，其特征在于，包括如下步骤：步骤1、在P型衬底的上端依次形成一层第一氧化层、第一多晶硅层和第一氮化硅层；步骤2、光刻打开，刻蚀所述第一氮化硅层，在打开的第一氮化硅层的开口内进行第一多晶硅层选择管多晶硅栅重掺杂注入并进行热激活扩散，实现选择管多晶硅栅的多晶硅掺杂；步骤3、刻蚀所述第一多晶硅层，使步骤2中形成的开口向下在第一多晶硅层中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙，并将开口底部处的P型衬底暴露出来；步骤4、形成ONO层；步骤5、淀积第二多晶硅层，并进行离子注入掺杂；步骤6、以预留的第一氮化硅层为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层之上的第二多晶硅层和ONO层去除，形成存储管SONOS多晶硅栅；步骤7、在所述存储管SONOS多晶硅栅顶部形成氧化层的结构；步骤8、湿法去除第一氮化硅层，淀积第二氮化硅层并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅的上半部分的两侧形成第一氮化硅侧墙；该第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小；采用光刻胶显影定义逻辑区晶体管多晶硅栅；步骤9、干法刻蚀所述第一多晶硅层，同时形成选择管多晶硅栅和逻辑区晶体管多晶硅栅；热氧化在选择管多晶硅栅的侧壁、逻辑区晶体管多晶硅栅的侧壁和顶部形成侧墙氧化层，在P型衬底的上端进行轻漏极掺杂形成PN结；步骤10、淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端，刻蚀第二氧化层、侧墙氧化层和第一氧化层，将存储管SONOS多晶硅栅极的顶部、逻辑区晶体管多晶硅栅极的顶部、源漏处P型衬底暴露出来；进行自对准多晶硅化物生长；步骤11、介质隔离层生长并平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔、存储管SONOS多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；选择管两侧的源漏接触孔的刻蚀以第一氮化硅侧墙和第二氮化硅侧墙作为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，通过金属将各电极引出。...

【技术特征摘要】
1.一种自对准SONOS器件制作工艺方法，其特征在于，包括如下步骤：步骤1、在P型衬底的上端依次形成一层第一氧化层、第一多晶硅层和第一氮化硅层；步骤2、光刻打开，刻蚀所述第一氮化硅层，在打开的第一氮化硅层的开口内进行第一多晶硅层选择管多晶硅栅重掺杂注入并进行热激活扩散，实现选择管多晶硅栅的多晶硅掺杂；步骤3、刻蚀所述第一多晶硅层，使步骤2中形成的开口向下在第一多晶硅层中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙，并将开口底部处的P型衬底暴露出来；步骤4、形成ONO层；步骤5、淀积第二多晶硅层，并进行离子注入掺杂；步骤6、以预留的第一氮化硅层为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层之上的第二多晶硅层和ONO层去除，形成存储管SONOS多晶硅栅；步骤7、在所述存储管SONOS多晶硅栅顶部形成氧化层的结构；步骤8、湿法去除第一氮化硅层，淀积第二氮化硅层并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅的上半部分的两侧形成第一氮化硅侧墙；该第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小；采用光刻胶显影定义逻辑区晶体管多晶硅栅；步骤9、干法刻蚀所述第一多晶硅层，同时形成选择管多晶硅栅和逻辑区晶体管多晶硅栅；热氧化在选择管多晶硅栅的侧壁、逻辑区晶体管多晶硅栅的侧壁和顶部形成侧墙氧化层，在P型衬底的上端进行轻漏极掺杂形成PN结；步骤10、淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端，刻蚀第二氧化层、侧墙氧化层和第一氧化层，将存储管SONOS多晶硅栅极的顶部、逻辑区晶体管多晶硅栅极的顶部、源漏处P型衬底暴露出来；进行自对准多晶硅化物生长；步骤11、介质隔离层生长并平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔、存储管SONOS多晶硅栅上端的接触...

【专利技术属性】
技术研发人员：许昭昭，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31