超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，设置有环绕在电荷流动区周侧的保护环氧化膜，过渡区中接触孔的高宽比大于等于电荷流动区中接触孔的高宽比，采用钨塞工艺填充同时实现不同高宽比的接触孔的可靠填充，P型阱的宽度小于P型柱的宽度，在P型阱和N型区域之间形成缓变结二极管。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能在过渡区中接触孔采用较高的高宽比时进行可靠填充，能减少光刻层次，还有利于对接触孔按照器件需要进行布局，同时保证器件的抗雪崩击穿能力不受过渡区的接触孔工艺的影响，能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；能改善器件的输出电容的非线性，改善器件应用中的EMI问题。

Superconductor and Its Manufacturing Method

The invention discloses a superjunction device, which is equipped with a protective epoxy film around the periphery of the charge flow zone. The height-width ratio of the contact hole in the transition zone is greater than or equal to the height-width ratio of the contact hole in the charge flow zone. The tungsten plug process is used to fill the contact holes with different height-width ratios at the same time, and the width of the P-type well is smaller than that of the P-type column, thus forming a gentle gap between the P-type well and the N-type zone. Variable junction diode. The invention also discloses a manufacturing method of a superjunction device. The invention can fill the contact hole reliably when the high aspect ratio is used in the transition zone, reduce the lithography level, and is beneficial to the layout of the contact hole according to the device requirements, while ensuring that the anti-avalanche breakdown ability of the device is not affected by the contact hole technology in the transition zone, and can reduce the influence of the P-type well on the width of the N-type area at the position of the channel region, and make the device guide. It can improve the nonlinearity of output capacitance and EMI problems in device applications.

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(superjunction)器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
现有超结器件中，在电荷流动区中，有交替排列的P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个多晶硅栅，该多晶硅栅可以部分覆盖周边的P柱，也可以不覆盖，每个P柱的上方有一个P型阱(PWell)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。在电荷流动区和承受电压的终端区域之间，存在一个过渡区，过渡区中有一个和电荷流动区的P型阱相连的P型环区域，该P型环区域上形成有接触孔，该接触孔之下也有一个高浓度的P+接触区，因此P型环也通过P+接触区和顶部的接触孔连接到源极金属。为了易于设计，或者为了减少光刻的次数，在利用厚场氧化膜作为自对准而进行源区离子注入的情况下，过渡区的P型环至少有部分区域需要被厚场氧化膜所覆盖，因此被厚氧化膜所覆盖的区域上的接触孔的高宽比会大于电荷流动区的接触孔的最小高宽比，其中电荷流动区的接触孔仅需穿过层间膜，而过渡区中被厚氧化膜所覆盖的区域上的接触孔则需要同时穿过层间膜和厚氧化膜，所以有被厚氧化膜所覆盖的区域上的接触孔的高宽比会大于电荷流动区的接触孔的最小高宽比；而现有工艺中，在金属淀积是采用Ti、TiN和ALCu，Ti、TiN和ALSiCu的制造工艺时，该金属对金属接触孔的覆盖能力有限，对高宽比较高如大于0.5的孔，在进行金属填充时会出现金属针孔，造成器件的性能和可靠性问题。另一方面，在超结MOSFET的步进(Pitch)不短减小的情况下，P型柱之间的N型漂移区的尺寸不断减小，因此在P型阱的注入区域大于等于P型柱的宽度的情况下，沟道表面处的有效N型区域的尺寸越来越小，严重影响器件的比导通电阻。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能在过渡区中接触孔采用较高的高宽比时进行无针孔填充，从而能在过渡区中形成保护环氧化膜并利用保护环氧化膜减少光刻层次，还有利于对接触孔按照器件需要进行布局，同时保证器件的抗雪崩击穿能力不受过渡区的接触孔工艺的影响；能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；能改善器件的输出电容的非线性，改善器件应用中的EMI问题。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；包括：N型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构。在所述电荷流动区中各所述P型柱的顶部都形成有一个P型阱。在所述过渡区中所述超结结构的表面形成有环绕在所述电荷流动区的周侧的P型环；各所述P型阱和所述P型环相接触。在形成有所述P型阱和所述P型环的所述超结结构表面形成有第一氧化膜，保护环氧化膜通过对所述第一氧化膜进行光刻刻蚀形成，所述保护环氧化膜将所述电荷流动区露出以及至少将所述过渡区的部分区域覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部覆盖或仅将所述终端区的最外周部分露出，所述保护环氧化膜环绕在所述电荷流动区的周侧。在所述电荷流动区的所述超结结构的表面形成有由栅氧化膜和多晶硅栅叠加形成的平面栅结构，所述多晶硅栅的形成区域通过光刻工艺定义，各所述多晶硅栅覆盖对应的所述P型阱且被所述多晶硅栅覆盖的所述P型阱的表面用于形成沟道。各所述多晶硅栅呈条状结构且各所述多晶硅栅的长度方向和所述沟槽的长度方向平行。所述电荷流动区的所述P型阱的表面形成有由N+区组成的源区，所述源区的注入区域由所述保护环氧化膜和所述多晶硅栅自对准定义。所述电荷流动区中形成有第一接触孔，在所述过渡区中形成有第二接触孔，所述第一接触孔和所述第二接触孔的光刻刻蚀工艺相同。所述第一接触孔和所述第二接触孔的顶部都连接到由正面金属层组成的源极。所述第一接触孔的底部穿过层间膜和所述源区并实现和所述源区以及所述P型阱的接触。所述第二接触孔分布在所述过渡区的表面覆盖有所述保护环氧化膜的部分区域中，所述第二接触孔的底部穿过层间膜和所述保护环氧化膜并实现和所述P型环的接触。令所述第一接触孔的深度和最小横向尺寸的比值为第一高宽比，所述第二接触孔的深度和最小横向尺寸的比值为第二高宽比；所述第二高宽比大于等于所述第一高宽比，所述第一接触孔和所述第二接触孔都采用钨塞工艺填充，利用所述钨塞工艺对孔覆盖能力提高所述第一高宽比和所述第二高宽比并同时实现对具有不同高宽比的所述第一接触孔和所述第二接触孔的可靠填充。所述第一高宽比的提高使所述第一接触孔的最小横向尺寸减小，利用所述第一接触孔的最小横向尺寸减小使所述P型阱的宽度减小，经过离子注入和推阱扩散后的所述P型阱的宽度小于对应的所述P型柱的宽度，能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；所述P型阱的宽度小于所述P型柱的宽度的结构使所述P型阱和N型区域之间形成由所述P型阱、所述P型柱和N型区域组成的缓变结二极管。进一步的改进是，在所述终端区的所述保护环氧化膜表面形成有多晶硅总线，各所述多晶硅栅通过形成于所述过渡区的所述保护环氧化膜表面的多晶硅连线连接到所述多晶硅总线，所述多晶硅总线、所述多晶硅连线和所述多晶硅栅采用相同的多晶硅淀积和多晶硅刻蚀工艺同时形成；所述多晶硅连线的宽度小于等于所述多晶硅栅的宽度。进一步的改进是，各所述第一接触孔的俯视面呈矩形，各所述第一接触孔的长度方向和所述沟槽的长度方向平行，各所述第一接触孔的宽度为最小横向尺寸，每两条相邻的所述多晶硅栅之间包括一条长度沿所述多晶硅栅延伸的呈条状结构的所述第一接触孔，或者每两条相邻的所述多晶硅栅之间包括由多条所述第一接触孔沿长度方向对齐排列而成的一维条状结构。各所述第二接触孔的俯视面为矩形，所述第二接触孔的宽度大于等于所述第一接触孔的宽度，每两条相邻的所述多晶硅连线之间包括一个所述第二接触孔或者包括由多个所述第二接触孔排列形成的阵列结构。进一步的改进是，所述P型环将所述第二接触孔完全包住且保证的余量大于等于1微米。进一步的改进是，在所述多晶硅总线的顶部形成有第三接触孔，所述第一接触孔和所述第三接触孔的光刻刻蚀工艺相同。所述第三接触孔的顶部都连接到由正面金属层组成的栅极。所述第三接触孔的底部穿过层间膜并进入到所述多晶硅总线中且所述第三接触孔的底部停留在所述多晶硅总线中或将所述多晶硅总线穿过。进一步的改进是，所述第二接触孔还延伸分布到所述过渡区的表面未覆盖所述保护环氧化膜的部分区域中，该部分区域中的所述第二接触孔的底部穿过所述层间膜实现和所述P型环的接触。进一步的改进是，在各所述第一接触孔和各所述第二接触孔的底部形成有P+接触区。进一步的改进是，所述P型阱和所述P型环的工艺条件相同且同时形成；或者，所述P型环和所述P型阱的工艺条件互为独立且分开形成。进一步的改进是，在所述电荷本文档来自技高网...

【技术保护点】
1.一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于，包括：N型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；在所述电荷流动区中各所述P型柱的顶部都形成有一个P型阱；在所述过渡区中所述超结结构的表面形成有环绕在所述电荷流动区的周侧的P型环；各所述P型阱和所述P型环相接触；在形成有所述P型阱和所述P型环的所述超结结构表面形成有第一氧化膜，保护环氧化膜通过对所述第一氧化膜进行光刻刻蚀形成，所述保护环氧化膜将所述电荷流动区露出以及至少将所述过渡区的部分区域覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部覆盖或仅将所述终端区的最外周部分露出，所述保护环氧化膜环绕在所述电荷流动区的周侧；在所述电荷流动区的所述超结结构的表面形成有由栅氧化膜和多晶硅栅叠加形成的平面栅结构，所述多晶硅栅的形成区域通过光刻工艺定义，各所述多晶硅栅覆盖对应的所述P型阱且被所述多晶硅栅覆盖的所述P型阱的表面用于形成沟道；各所述多晶硅栅呈条状结构且各所述多晶硅栅的长度方向和所述沟槽的长度方向平行；所述电荷流动区的所述P型阱的表面形成有由N+区组成的源区，所述源区的注入区域由所述保护环氧化膜和所述多晶硅栅自对准定义；所述电荷流动区中形成有第一接触孔，在所述过渡区中形成有第二接触孔，所述第一接触孔和所述第二接触孔的光刻刻蚀工艺相同；所述第一接触孔和所述第二接触孔的顶部都连接到由正面金属层组成的源极；所述第一接触孔的底部穿过层间膜和所述源区并实现和所述源区以及所述P型阱的接触；所述第二接触孔分布在所述过渡区的表面覆盖有所述保护环氧化膜的部分区域中，所述第二接触孔的底部穿过层间膜和所述保护环氧化膜并实现和所述P型环的接触；令所述第一接触孔的深度和最小横向尺寸的比值为第一高宽比，所述第二接触孔的深度和最小横向尺寸的比值为第二高宽比；所述第二高宽比大于等于所述第一高宽比，所述第一接触孔和所述第二接触孔都采用钨塞工艺填充，利用所述钨塞工艺对孔覆盖能力提高所述第一高宽比和所述第二高宽比并同时实现对具有不同高宽比的所述第一接触孔和所述第二接触孔的可靠填充；所述第一高宽比的提高使所述第一接触孔的最小横向尺寸减小，利用所述第一接触孔的最小横向尺寸减小使所述P型阱的宽度减小，经过离子注入和推阱扩散后的所述P型阱的宽度小于对应的所述P型柱的宽度，能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；所述P型阱的宽度小于所述P型柱的宽度的结构使所述P型阱和N型区域之间形成由所述P型阱、所述P型柱和N型区域组成的缓变结二极管。...

【技术特征摘要】
1.一种超结器件，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于，包括：N型外延层，所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；在所述电荷流动区中各所述P型柱的顶部都形成有一个P型阱；在所述过渡区中所述超结结构的表面形成有环绕在所述电荷流动区的周侧的P型环；各所述P型阱和所述P型环相接触；在形成有所述P型阱和所述P型环的所述超结结构表面形成有第一氧化膜，保护环氧化膜通过对所述第一氧化膜进行光刻刻蚀形成，所述保护环氧化膜将所述电荷流动区露出以及至少将所述过渡区的部分区域覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部覆盖或仅将所述终端区的最外周部分露出，所述保护环氧化膜环绕在所述电荷流动区的周侧；在所述电荷流动区的所述超结结构的表面形成有由栅氧化膜和多晶硅栅叠加形成的平面栅结构，所述多晶硅栅的形成区域通过光刻工艺定义，各所述多晶硅栅覆盖对应的所述P型阱且被所述多晶硅栅覆盖的所述P型阱的表面用于形成沟道；各所述多晶硅栅呈条状结构且各所述多晶硅栅的长度方向和所述沟槽的长度方向平行；所述电荷流动区的所述P型阱的表面形成有由N+区组成的源区，所述源区的注入区域由所述保护环氧化膜和所述多晶硅栅自对准定义；所述电荷流动区中形成有第一接触孔，在所述过渡区中形成有第二接触孔，所述第一接触孔和所述第二接触孔的光刻刻蚀工艺相同；所述第一接触孔和所述第二接触孔的顶部都连接到由正面金属层组成的源极；所述第一接触孔的底部穿过层间膜和所述源区并实现和所述源区以及所述P型阱的接触；所述第二接触孔分布在所述过渡区的表面覆盖有所述保护环氧化膜的部分区域中，所述第二接触孔的底部穿过层间膜和所述保护环氧化膜并实现和所述P型环的接触；令所述第一接触孔的深度和最小横向尺寸的比值为第一高宽比，所述第二接触孔的深度和最小横向尺寸的比值为第二高宽比；所述第二高宽比大于等于所述第一高宽比，所述第一接触孔和所述第二接触孔都采用钨塞工艺填充，利用所述钨塞工艺对孔覆盖能力提高所述第一高宽比和所述第二高宽比并同时实现对具有不同高宽比的所述第一接触孔和所述第二接触孔的可靠填充；所述第一高宽比的提高使所述第一接触孔的最小横向尺寸减小，利用所述第一接触孔的最小横向尺寸减小使所述P型阱的宽度减小，经过离子注入和推阱扩散后的所述P型阱的宽度小于对应的所述P型柱的宽度，能减少所述P型阱对沟道区域位置处的N型区域的宽度的影响，使器件的导通电阻减少；所述P型阱的宽度小于所述P型柱的宽度的结构使所述P型阱和N型区域之间形成由所述P型阱、所述P型柱和N型区域组成的缓变结二极管。2.如权利要求1所述的超结器件，其特征在于：在所述终端区的所述保护环氧化膜表面形成有多晶硅总线，各所述多晶硅栅通过形成于所述过渡区的所述保护环氧化膜表面的多晶硅连线连接到所述多晶硅总线，所述多晶硅总线、所述多晶硅连线和所述多晶硅栅采用相同的多晶硅淀积和多晶硅刻蚀工艺同时形成；所述多晶硅连线的宽度小于等于所述多晶硅栅的宽度。3.如权利要求1所述的超结器件，其特征在于：各所述第一接触孔的俯视面呈矩形，各所述第一接触孔的长度方向和所述沟槽的长度方向平行，各所述第一接触孔的宽度为最小横向尺寸，每两条相邻的所述多晶硅栅之间包括一条长度沿所述多晶硅栅延伸的呈条状结构的所述第一接触孔，或者每两条相邻的所述多晶硅栅之间包括由多条所述第一接触孔沿长度方向对齐排列而成的一维条状结构；各所述第二接触孔的俯视面为矩形，所述第二接触孔的宽度大于等于所述第一接触孔的宽度，每两条相邻的所述多晶硅连线之间包括一个所述第二接触孔或者包括由多个所述第二接触孔排列形成的阵列结构。4.如权利要求3所述的超结器件，其特征在于：所述P型环将所述第二接触孔完全包住且保证的余量大于等于1微米。5.如权利要求2所述的超结器件，其特征在于：在所述多晶硅总线的顶部形成有第三接触孔，所述第一接触孔和所述第三接触孔的光刻刻蚀工艺相同；所述第三接触孔的顶部都连接到由正面金属层组成的栅极；所述第三接触孔的底部穿过层间膜并进入到所述多晶硅总线中且所述第三接触孔的底部停留在所述多晶硅总线中或将所述多晶硅总线穿过。6.如权利要求1所述的超结器件，其特征在于：所述第二接触孔还延伸分布到所述过渡区的表面未覆盖所述保护环氧化膜的部分区域中，该部分区域中的所述第二接触孔的底部穿过所述层间膜实现和所述P型环的接触。7.如权利要求1所述的超结器件，其特征在于：在各所述第一接触孔和各所述第二接触孔的底部形成有P+接触区。8.如权利要求1所述的超结器件，其特征在于：所述P型阱和所述P型环的工艺条件相同且同时形成；或者，所述P型环和所述P型阱的工艺条件互为独立且分开形成。9.如权利要求1所述的超结器件，其特征在于：在所述电荷流动区的所述超结结构表面形成有JFET区，所述JFET区的形成区域由所述保护环氧化膜自对准定义。10.一种超结器件的制造方法，超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于，包括如下步骤：步骤一、提供N型外延层，进行第一次光刻工艺定义出沟槽的形成区域，之后对所述N型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充P型外延层形成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；步骤二、进行第二次光刻工艺在所述电荷流动区中定义出P型阱的形成区域，之后进行P型离子注入形成所述P型阱；所述电荷流动区中各所述P型柱的顶部都形成有一个所述P型阱，所述P型阱采用离子注...

【专利技术属性】
技术研发人员：肖胜安，曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44