The invention discloses a latch circuit, which comprises a storage array, M sub-storage areas obtained by dividing the whole storage array area into bytes.
【技术实现步骤摘要】
一种锁存电路
本专利技术涉及非易失性存储器设计
，特别是涉及一种新型闪存(FlashMemory)锁存电路。
技术介绍
嵌入式非易失性存储器(EFLASHMEMORY)在系统断电之后，可以很好地保存数据而广泛应用于汽车电子、智能家居等行业。随着这些行业的兴起，对flash的可靠性(擦写次数、使用年限)提出了更高的要求，因此研究如何提高可靠性flash具有十分重要的意义。一般来说，Flash的系统架构包括存储阵列和外围电路这两部分。外围电路包括行、列译码电路、逻辑控制电路、读出放大电路、数据锁存电路。FlashIP经过一定的使用年限会出现数据读出失效问题，原因在于随着擦写次数及使用年限的增加，会导致存储阵列的老化，降低其阈值电压，使得数据读出窗口下降无法正确读出。提高可靠性有两种方式：第一提高阈值电压窗口，这与读出放大电路的设计相关；第二降低存储阵列的老化速率，这与数据锁存电路的设计有关。本方案是基于如何降低存储阵列老化提出的设计方案，优化数据锁存电路，减少存储阵列使用的次数，从而提高其可靠性。图1是现有技术之flashIP存储阵列锁存架构示意图，如图1所示，...
【技术保护点】
1.一种锁存电路，包括存储阵列，为将原整体存储阵列区域按字节所划分得到的M个子存储区域
【技术特征摘要】
1.一种锁存电路，包括存储阵列，为将原整体存储阵列区域按字节所划分得到的M个子存储区域<0:M-1>，用于按字节存储信息；锁存模块，用于给M个子存储区域<0:M-1>产生擦除、编程以及预编程所需的高压GBL<k，i>，其中，k＝0,1,2,……,M-1，i＝0,1,2,……,W-1，W为字节的位数。2.如权利要求1所述的一种锁存电路，其特征在于，所述锁存模块包括：地址译码器，用于根据地址信号产生字节选择信号pasel<k>；M个页面锁存子电路，用于根据字节选择信号pasel<k>给M个子存储区域<0:M-1>产生擦除、编程以及预编程所需的高压GBL<k，i>。3.如权利要求2所述的一种锁存电路，其特征在于，各页面锁存子电路包括：字节锁存电路，用于将所述地址译码器输出的字节选择信号pasel<k>转换为同相字节选择信号paseld<k>和互补节选择信号paselb<k>，k＝0,1,……,M-1；逻辑电路，用于在字节选择信号和操作模式(pre-program/erase/program)的控制下产生不同工作模式所需的模式控制信号；高压产生电路，用于产生不同工作模式所需的高压。4.如权利要求3所述的一种锁存电路，其特征在于：所述所需的高压控制信号包括擦除高压控制信号ldersb、编程高压控制信号ldprg、互补编程高压控制信号hv_ldprgb、高压编程输入数据hv_data、高压预编程控制信号hv_pep。5.如权利要求4所述的一种锁存电路，其特征在于：所述不同工作模式所需的高压包括预编程、擦除和编程所需的高压。6.如权利要求5所述的一种锁存电路，其特征在于：地址信号pa连接至所述地址译码器的输入端，其输出字节选择信号pasel<k>分别连接至M个字节锁存电路的输入端，每个字节锁存电路的输出同相字节选择信号paseld<k>和互补节选择信号paselb<k>连接至相应的逻辑电路的输入端，所述逻辑电路输出的模式控制信号和高压模块(未示出)产生的擦除高压控制信号ldersb、编程高压控制信号ldprg、互补编程高压控制信号hv_ldprgb、高压编程输入...
【专利技术属性】
技术研发人员：詹泽红，顾明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。