一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法技术

本发明专利技术提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后，直接制备深槽隔离，然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化，另一方面，较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护，从而降低隔离区的漏电。

【技术实现步骤摘要】
一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法
：本专利技术涉及半导体器件及其制作工艺，特别涉及一种高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。
技术介绍
：GaN基高电子迁移率晶体管(HEMT)因其具有高击穿电场、高电子饱和漂移速率和高热导率等特性，在高速，高功率和大电压领域非常有望取代Si器件，而成为新一代功率器件的主导。其中，GaN绝缘栅高电子迁移率晶体管(MIS-HEMT)因为具有栅漏电小，栅压摆幅大，开关比高等优点，在世界范围内引起了广泛的关注和大量的研究。在器件制备过程中，器件隔离是实现器件独立工作以及器件集成的基础。当前，对于GaNHEMT隔离的制备主要有两种：①离子注入隔离[1]；②深槽隔离[2]。离子注入隔离普遍面临着注入缺陷以及高温可靠性的问题。因此，深槽隔离是非常适合于大尺寸晶圆上器件开发和批量生产的隔离方式。传统的深槽隔离都是在栅极制备或欧姆接触制备之后，暴漏出的隔离区存在很多的刻蚀缺陷，会带来较严重的隔离区漏电问题和电流崩塌问题。尤其是隔离台面的侧壁，是器件失效的核心区域。此外，深槽隔离还面临着高台阶的问题，不平坦的器件表面对后续光刻和刻蚀都会带来较大的问题。2006年，日本冲电实业有限公司(OkiElectricIndustryCo.Ltd.)对比了PECVDSiO2，Si3N4以及SiON对隔离区钝化的效果，研究其钝化后电流崩塌的问题，但是其目的是表面trap的钝化，没考虑高台阶以及漏电的问题，因此其厚度仅为100nm，依然留下较高的台阶[3]；2010年，中华人民共和国台湾省交通大学提出了SiO2填充隔离槽的方案，可以很好的降低HEMT的漏电，但是其SiO2回填以及图形化采用实验性的E-Beam和COMS工艺不兼容的lift-off工艺，并且其过程是在欧姆接触之后，需要额外的高温退火过程[4]。
技术实现思路
：本专利提出一种优先制备器件深槽隔离的高可靠性氮化镓绝缘栅高电子迁移率晶体管及其制作方法。该方案的特点是在对外延片清洗处理后，直接制备深槽隔离，然后沉积栅介质和沉积较厚的护层介质。这样一方面实现了深槽隔离的平坦化，另一方面，较致密的栅介质层可以很好的对隔离区的表面刻蚀缺陷进行钝化并对隔离台面的侧壁进行隔离和保护，从而降低隔离区的漏电。此专利中要求护层介质与栅介质之间有较高湿法腐蚀选择比，如LPCVDSi3N4(栅介质)/PECVDSiO2(护层介质)。从而完成欧姆接触的制备后，可通过湿法腐蚀或干法与湿法结合的方法打开栅极窗口，使得开窗口的过程可以自动停止在栅介质表面而不对栅介质带来损伤。之后，完成栅极金属沉积后，按照标准的工艺方案完成电极制备以及多层互联即可。本专利提出的方案优先深槽隔离的方案，优点主要包含三个方面：一、器件隔离在护层介质之前，或栅介质和护层介质之前，有利于实现对隔离区的钝化，降低隔离区的漏电。同时，对于深槽隔离来说，此方案可实现对隔离槽的填充，使器件表面更加平坦，有利于整个器件制备工艺的优化。二、将欧姆接触调整到栅介质以及护层介质之后，可以充分利用欧姆接触的高温合金过程，对护层介质以及栅介质进行退火，从而简化器件制备的工艺流程，减少热预算以及成本预算。三、通过采用有较高湿法选择比的栅介质与护层介质的搭配，可以有效的将栅介质和栅金属的沉积分隔在欧姆合金的前后，避免了高温对栅金属的影响，降低栅金属失效的可能性。并可通过自停止的湿法腐蚀或干法与湿法相结合的刻蚀方案打开栅极窗口，避免了刻蚀的不可控性以及刻蚀损伤，从而保证了栅极的优异特性以及大尺寸晶圆上的均匀性。本专利技术提供一种高可靠性氮化镓绝缘栅高电子迁移率晶体管的工艺方法，包括以下步骤：1.制备器件深槽隔离；2.沉积第一介质层；3.沉积第二介质层；4.制备源电极和漏电极的欧姆接触；5.打开栅极窗口；6.制备栅电极、源电极和漏电极；7.制备金属互联制备器件隔离，包括：定义隔离区；对隔离区进行隔离操作，隔离方法为：通过刻蚀去除势垒层以及部分的缓冲层以打断二维电子气通道；器件隔离步骤在制备栅极介质和护层介质步骤之前，有利于实现对隔离区的钝化，降低隔离区的漏电。同时，对于深槽隔离来说，此方案可实现对隔离槽的填充，使器件表面更加平坦，有利于整个器件制备工艺的优化。沉积第一介质层，包括：沉积Si3N4，以形成栅极介质；沉积第二介质层，包括：沉积SiO2，以钝化隔离区以及器件表面；制备欧姆接触，包括：定义欧姆接触区域，并通过刻蚀等方法打开欧姆接触窗口，刻蚀可停止在AlGaN势垒层的表面或者AlGaN势垒层中的任意位置或者在完全去除AlGaN层之后进一步蚀刻部分GaN层；沉积欧姆金属，如沉积Ti/Al/Ti/TiN等；去除欧姆接触区域以外的金属，方法包括但不限于干法刻蚀，湿法腐蚀，干法与湿法结合以及lift-off等；对欧姆金属进行高温合金。打开栅极窗口，包括：定义栅极区域；通过湿法腐蚀或先干法刻蚀再湿法腐蚀相结合的方法去除栅极区域栅介质上的护层介质，从而打开栅极窗口；该步骤的关键是基于前述对湿法腐蚀有高选择比的护层介质和栅介质，从而实现可以自停止的开孔方式，使得湿法腐蚀停止在栅介质层表面，避免对栅介质带来损伤。沉积栅金属并制备源、漏和栅电极，包括：沉积TiN，Ni、Au、W、Pt、Pd等金属中的任意一种或任意几种的组合作为栅金属；定义源、栅和漏电极区域；去除电极区域以外的栅金属，方法包括但不限于干法刻蚀，湿法腐蚀，干法与湿法结合以及lift-off等；此步骤调整到欧姆合金之后，可以避免了栅金属被高温影响，保证栅金属的可靠性；制备多层互联金属，包括：沉积金属层间介质；定义并打开互联通孔；沉积金属并定义互联金属区域；去除互联区域以外的金属；根据具体需要可重复此过程，实现多层互联。本专利技术提供一种高可靠性氮化镓绝缘栅高电子迁移率晶体管，其通过上述工艺方法制造得到。本专利技术提出的高可靠性氮化镓绝缘栅高电子迁移率晶体管的工艺方法，通过将器件隔离调整到在护层介质或栅之前，有利于实现对隔离区的钝化，降低隔离区的漏电。同时，对于深槽隔离来说，此方案可实现对隔离槽的填充，使器件表面更加平坦，有利于整个器件制备工艺的优化。通过使用对湿法腐蚀具有高选择比的护层介质以及栅介质，实现通过可自停止的方法打开栅极窗口，从而避免刻蚀对栅介质的损伤，同时保证了栅介质的均匀性；此外，通过将栅金属的沉积调整到欧姆金属之后，使其不受高温影响，保证了栅金属的本质特性，降低了失效的可能。因此，通过本专利技术提出的方法制作的器件具有较高的栅极可靠性以及均匀性。附图说明：图1为第一实施例制作高可靠性氮化镓绝缘栅高电子迁移率晶体管的工艺方法的流程图；图2为第一实施例中完成器件隔离之后的器件剖面图；图3为第一实施例中完成沉积栅介质层之后的器件剖面图；图4为第一实施例中完成沉积护层介质之后的器件剖面图；图5为第一实施例中完成欧姆接触之后的器件剖面图；图6为第一实施例中打开栅极开口之后的器件剖面图；图7为第一实施例中完成沉积栅极金属并制备源、漏和栅电极之后的器件剖面图；具体实施方式：先对本专利技术中出现的一些专有英文名词进行说明。LPCVD：全称LowPressureChemicalVaporDeposition，低压化学气相沉积，是半导体工艺中高质量介质膜沉积的主要方本文档来自技高网...

【技术保护点】
1.一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，包括以下步骤：S10：制备器件深槽隔离；S20：沉积第一介质层；S30：沉积第二介质层；S40：制备源电极和漏电极的欧姆接触；S50：打开栅极窗口；S60：制备栅电极、源电极和漏电极；其中，S10步骤可以在S20步骤之前，或者在S20步骤之后。

【技术特征摘要】
1.一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，包括以下步骤：S10：制备器件深槽隔离；S20：沉积第一介质层；S30：沉积第二介质层；S40：制备源电极和漏电极的欧姆接触；S50：打开栅极窗口；S60：制备栅电极、源电极和漏电极；其中，S10步骤可以在S20步骤之前，或者在S20步骤之后。2.如权利要求1所述的一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，所述步骤S10器件深槽隔离通过刻蚀掉隔离区的势垒层以及部分的沟道层，以打断势垒层和沟道层界面处的二维电子气而形成。3.如权利要求1或2所述的一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，所述步骤S20沉积第一介质层是通过以下方式中的一种或者几种方式相结合来实现：LPCVD的方式来沉积氮化硅介质层、ALD的方式来沉积氮化硅或者氧化铝介质层、MOCVD的方式原位沉积氮化硅介质层。4.如权利要求1至3中任一项所述的一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，步骤S30沉积第二介质层通过以下方式中的一种或者几种方式相结合来实现：PECVD的方式来沉积氧化硅介质层、LPCVD沉积氧化硅、ICPCVD沉积氧化硅。5.如权利要求1至4中任一项所述的一种氮化镓绝缘栅高电子迁移率晶体管的制造方法，其特征在于，步骤S40制...

【专利技术属性】
技术研发人员：孙辉，王茂俊，陈建国，陈东敏，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京,11