具有多个独立访问通道的高速存储器芯片制造技术

本发明专利技术涉及计算机系统结构与集成电路设计领域，公开了一种具有多个独立访问通道的高速存储器芯片，包括片上存储器及若干个高速串行访问通道，还包括片上互连网络模块，所述片上存储器包括若干个可并行访问的存储子块，所述存储子块和所述高速串行访问通道之间通过所述片上互连网络模块互连，所述片上互连网络模块的实现方式包括单总线、多总线、环形网络、二维网格或交叉开关。本发明专利技术具有多个独立访问通道的高速存储器芯片，带宽扩展性好，实现了多个主控芯片对存储器芯片的共享并行访问及多个主控芯片之间的数据共享和交换，且存储和处理一体化，降低了系统的总存储成本和存储器芯片的设计制造成本。

【技术实现步骤摘要】
具有多个独立访问通道的高速存储器芯片
本专利技术涉及计算机系统结构与集成电路设计领域，具体涉及一种具有多个独立访问通道的高速存储器芯片。
技术介绍
在计算机系统中，存储子系统处于非常重要的地位，对于系统整体性能具有非常重要的作用，尤其是对于那些访存密集型的算法而言，访存带宽与延迟是决定算法性能的关键因素。从技术发展现状来看，存储性能的提升远远滞后于计算性能的提升。业界从多种不同的技术途径来发展新型存储技术，比如DDR4/DDR5、GDDR5、HMC(HybridMemoryCube)、HBM(HighBandwidthMemory)等。虽然各种新型存储技术能够提高越来越高的访存带宽，但是依然存在两个方面的不足。一是这些存储技术的带宽提高受限，它们采用多位并行的接口总线，进一步提高带宽的主要方式是采用更宽的接口总线或者提高接口速率，但是多位并行绑定传输对于信号完整性要求较高，更宽更高速率的接口实现难度越来越大。二是新型存储技术的实现成本较高，如先进的HBM技术的工程费用就高达上千万美元。三是上述各种新型存储技术本身不具有共享使用模式，或者共享的粒度很低，比如DDR4/DDR5、GDDR本文档来自技高网...

【技术保护点】
1.一种具有多个独立访问通道的高速存储器芯片，包括片上存储器及若干个高速串行访问通道，其特征在于：还包括片上互连网络模块，所述片上存储器包括若干个可并行访问的存储子块，所述存储子块和所述高速串行访问通道之间通过所述片上互连网络模块互连，所述片上互连网络模块的实现方式包括单总线、多总线、环形网络、二维网格或交叉开关。

【技术特征摘要】
1.一种具有多个独立访问通道的高速存储器芯片，包括片上存储器及若干个高速串行访问通道，其特征在于：还包括片上互连网络模块，所述片上存储器包括若干个可并行访问的存储子块，所述存储子块和所述高速串行访问通道之间通过所述片上互连网络模块互连，所述片上互连网络模块的实现方式包括单总线、多总线、环形网络、二维网格或交叉开关。2.根据权利要求1所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述存储子块与所述高速串行访问通道数量相等，所述高速串行访问通道与所述存储子块一一对应紧耦合连接，所述存储子块通过所述片上互连网络模块互连。3.根据权利要求2所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述存储子块包括存储体，所述存储体上与存储体BIST逻辑模块和通道访问控制逻辑模块相连，所述通道访问控制逻辑模块分别通过RX模块和TX模块与所述高速串行访问通道通信，所述通道访问控制逻辑模块通过片上互连网络接口逻辑模块与所述片上互连网络模块互连，其中，所述RX模块解析来自所述高速串行访问通道的串行数据流，将其转换为有效的读请求和写请求，并转发给所述通道访问控制逻辑模块，所述TX模块处理来自所述通道访问控制逻辑模块转发的响应报文或者请求报文，并将报文转换为所述高速串行访问通道上的数据流，所述通道访问控制逻辑模块接收到来自所述RX模块的访存读写请求报文之后，判断访存地址是否属于所述通道访问控制逻辑模块所在的存储子块，如果属于所述通道访问控制逻辑模块所在的存储子块，则直接读写与所述通道访问控制逻辑模块直连的存储体，所述存储体返回读数据或写响应之后所述通道访问控制逻辑模块将结果打包成响应报文，并发送至所述TX模块；如果不属于所述通道访问控制逻辑模块所在的存储子块，则将该访存读写请求转发至所述片上互连网络接口逻辑模块，所述通道访问控制逻辑模块同时也需要接收所述片上互连网络接口逻辑模块转发的来自其它高速串行访问通道的访存读写请求，在处理完访存读写请求之后再将响应返还至所述片上互连网络接口逻辑模块。4.根据权利要求1所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述高速串行访问通道与所述存储子块松耦合，所述存储子块均与所述片上互连网络模块连通，所述高速串行访问通道均通过访问通道模块与所述片上互连网络模块连通。5.根据权利要求4所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述访问通道模块包括通道访问控制逻辑模块，所述通道访问控制逻辑模块分别通过RX模块和TX模块与所述高速串行访问通道通信，所述通道访问控制逻辑模块通过片上互连网络接口逻辑模块与所述片上互连网络模块互连，其中，所述RX模块解析来自所述高速串行访问通道的串行数据流，将其转换为有效的读请求和写请求，并转发给所述通道访问控制逻辑模块，所述TX模块处理来自所述通道访问控制逻辑模块转发的响应报文或者请求报文，并将报文转换为所述高速串行访问通道上的数据流，所述通道访问控制逻辑模块接收到来自所述RX模块的访存读写请求报文之后，将该访存读写请求转发至所述片上互连网络接口逻辑模块，并通过所述片上互连网络接口逻辑模块接收所述片上互连网络模块发来的响应报文或者请求报文。6.根据权利要求4所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述存储子块包括存储体，所述存储体上连有存储体BIST逻辑模块和存储体控制逻辑模块，所述存储体控制逻辑模块通过片上互连网络接口逻辑模块与所述片上互连网络模块互连。7.根据权利要求1所述具有多个独立访问通道的高速存储器芯片，其特征在于：所述片上互连网络模块为8n端口高阶交叉开关，n为自然数，由第一4n端口交叉开关、第二4n端口交叉开关、第三4n端口交叉开关、第四4n端...

【专利技术属性】
技术研发人员：童元满，陆洪毅，刘垚，童乔凌，
申请(专利权)人：深圳市安信智控科技有限公司，
类型：发明
国别省市：广东,44