闪存控制装置、闪存控制系统以及闪存控制方法制造方法及图纸

本发明专利技术公开了一种闪存控制装置、闪存控制系统和闪存控制方法。所述闪存控制装置包括数据读写接口和控制器。当所述数据读写接口耦接到第一闪存与第二闪存时，所述控制器通过所述数据读写接口来将第一闪存的第一储存平面所储存的至少一笔有效数据暂存到第二闪存的第二缓冲器；所述控制器对已经没有有效数据的所述第一储存平面执行擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。本发明专利技术可实现更快的操作速度，并且降低闪存控制器的制造成本。

【技术实现步骤摘要】
闪存控制装置、闪存控制系统以及闪存控制方法本专利技术要求中国申请号2015103350923(申请日为2015年6月17日)的优先权，所述中国申请案进一步要求台湾地区申请号103121404(申请日2014年6月20日)的优先权，这些申请案的所有内容以引用方式纳入。
本专利技术涉及读取闪存的控制装置、闪存控制系统以及闪存控制方法，特别涉及减少一存储器控制器内的一静态随机存取存储器的一存储器控制装置、闪存控制系统及其相关控制方法。
技术介绍
一般而言，当一闪存控制电路在存取(例如写入/擦除循环)一闪存时，所述闪存控制电路必须具有足够的存储器容量来暂存来自所述闪存内的数据。举例而言，若所述闪存内的一个储存平面(plane)的大小为8KB，则所述闪存控制电路内就必须具有至少一颗容量为8KB的存储器来暂存来自所述闪存内的数据。传统的设计是在所述闪存控制电路内设置一颗静态随机存取存储器(SRAM)来解决上述的问题。但是，在所述闪存控制电路内设置一颗容量为8KB的静态随机存取存储器无疑大幅提高了所述闪存控制电路的制造成本。因此，如何更进一步降低一闪存控制电路的制造成本已成为此领域所亟需解决的问题。
技术实现思路
因此，本专利技术的目的之一在于减少一存储器控制器内的一静态随机存取存储器的一存储器控制器及其相关控制方法。本专利技术的一实施例公开了一种闪存控制装置。所述闪存控制装置包括有一数据读写接口以及一控制器。所述数据读写接口设置来耦接到一第一闪存与一第二闪存，其中所述第一闪存包括有一第一储存平面以及一第一缓冲器，所述第二闪存包括有一第二储存平面以及一第二缓冲器。所述控制器耦接到所述数据读写接口，其中当所述数据读写接口耦接到所述第一闪存与所述第二闪存时，所述控制器通过所述数据读写接口来将所述第一储存平面所储存的至少一笔有效数据暂存到所述第二缓冲器；所述控制器对已经没有有效数据的所述第一储存平面执行一擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。本专利技术的一实施例公开了一种闪存控制系统。所述闪存控制系统包括有一第一闪存、一第二闪存、一数据读写接口以及一控制器。所述第一闪存包括有一第一储存平面以及一第一缓冲器。所述第二闪存包括有一第二储存平面以及一第二缓冲器。其中所述控制器用来通过所述数据读写接口来将所述第一储存平面所储存的至少一笔有效数据暂存到所述第二缓冲器；所述控制器对已经没有有效数据的所述第一储存平面执行一擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。本专利技术的一实施例公开了一种闪存控制方法。所述闪存控制方法包括有：设置一数据读写接口来耦接到一第一闪存与一第二闪存，其中所述第一闪存包括有一第一储存平面以及一第一缓冲器，所述第二闪存包括有一第二储存平面以及一第二缓冲器；通过所述数据读写接口来将所述第一储存平面所储存的至少一笔有效数据暂存到所述第二缓冲器；对所述第一储存平面执行一擦除循环；对已经没有有效数据的所述第一储存平面执行一擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及将暂存在所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。附图说明图1是本专利技术闪存控制装置的一实施例示意图。图2是本专利技术闪存控制系统的一实施例示意图。图3是本专利技术闪存控制方法的一实施例示意图。其中，附图标记说明如下：100、202闪存控制装置102、206数据读写接口104、208控制器106、204闪存装置200闪存控制系统1042、2082序列发生器1044、2084数据块缓冲装置1044a、2084a第一数据块缓冲器1044b、2084b第二数据块缓冲器1046、2086主机接口1048、2088纠错编码器1062、2042第一闪存1064、2044第二闪存1062a、2042a第一储存平面1062b、2042b第一缓冲器1064a、2044a第二储存平面1064b、2044b第二缓冲器2046第三闪存2048第四闪存2046a第三储存平面2046b第三缓冲器2048a第四储存平面2048b第四缓冲器302～310步骤具体实施方式在说明书及之前的权利要求书当中使用了某些词汇来指称特定的组件。本领域的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及之前的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及之前的权利要求书当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此包括任何直接和间接的电连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电连接于所述第二装置，或通过其它装置或连接手段间接地电连接到所述第二装置。请参考图1。图1所示是依据本专利技术一种闪存控制装置100的一实施例示意图。闪存控制装置100包括有一数据读写接口102以及一控制器104。闪存控制装置100可用来读写(read/write)一闪存装置。为了更清楚描述本专利技术闪存控制装置100的操作特征，图1还绘示了一闪存装置106，闪存装置106耦接到闪存控制装置100。闪存装置106包括有一第一闪存1062以及一第二闪存1064。第一闪存1062包括有一第一储存平面(plane)1062a以及一第一缓冲器(plane-buffer)1062b。第二闪存1064包括有一第二储存平面1064a以及一第二缓冲器1064b。控制器104包括有一序列发生器(sequencer)1042、一数据块缓冲装置1044、一主机接口1046以及一纠错(ErrorCorrectionCode，ECC)编解器1048。请注意，在闪存装置106中，一储存平面会搭配一缓冲器，当数据暂存存满所述缓冲器时，控制器104才会将所述缓冲器内的数据写入(program)对应的所述储存平面。数据块缓冲装置1044可由一静态随机存取存储器(SRAM)来实施。当闪存控制装置100用来存取闪存装置106时，数据读写接口102用来耦接到第一闪存1062与第二闪存1064。在一操作中，控制器104用来通过数据读写接口102来将第一储存平面1062a所储存的至少一笔有效(valid)数据暂存到第二缓冲器1064b，并且在第一储存平面1062a被执行一擦除循环(erasecycle)之后，控制器104还将暂存于第二缓冲器1064b的所述至少一笔有效数据重新写入第一储存平面1062a。序列发生器1042耦接到数据读写接口102，用来决定读写第一储存平面1062a的一地址的顺序。数据块缓冲装置1044耦接到序列发生器1042，在控制器104将所读出的所述至少一笔有效数据暂存到第二缓冲器1064b之前，数据块缓冲装置1044用来依序地缓冲所述至少一笔有效数据中的每一笔有效数据，在控制器104将所述至少一笔有效数据重新写入第一储存平面1062a之前，数据块缓冲装置1044用来依序地缓冲所述至少一笔有效数据中的每一笔本文档来自技高网...

【技术保护点】
1.一种闪存控制装置，其特征在于，包括有：一数据读写接口，其设置来耦接到一第一闪存与一第二闪存，其中所述第一闪存包括有一第一储存平面以及一第一缓冲器，所述第二闪存包括有一第二储存平面以及一第二缓冲器；以及一控制器，耦接到所述数据读写接口；其中当所述数据读写接口耦接到所述第一闪存与所述第二闪存时，所述控制器通过所述数据读写接口来将所述第一储存平面所储存的至少一笔有效数据暂存到所述第二缓冲器；所述控制器对已经没有有效数据的所述第一储存平面执行一擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。

【技术特征摘要】
2014.06.20 TW 1031214041.一种闪存控制装置，其特征在于，包括有：一数据读写接口，其设置来耦接到一第一闪存与一第二闪存，其中所述第一闪存包括有一第一储存平面以及一第一缓冲器，所述第二闪存包括有一第二储存平面以及一第二缓冲器；以及一控制器，耦接到所述数据读写接口；其中当所述数据读写接口耦接到所述第一闪存与所述第二闪存时，所述控制器通过所述数据读写接口来将所述第一储存平面所储存的至少一笔有效数据暂存到所述第二缓冲器；所述控制器对已经没有有效数据的所述第一储存平面执行一擦除循环，以清除所述第一储存平面内的非有效数据并且整理出所述第一储存平面内的闲置空间；以及所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。2.如权利要求1所述的闪存控制装置，其特征在于，所述控制器是用来通过所述数据读写接口来随机地将所述第一储存平面内所储存的所述至少一笔有效数据中的每一笔有效数据暂存到所述第二缓冲器，当所述第一储存平面内所有的有效数据都被暂存到所述第二缓冲器之后，所述控制器还执行所述擦除循环来擦除所述第一储存平面，当所述控制器擦除所述第一储存平面之后，所述控制器还将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面。3.如权利要求1所述的闪存控制装置，其特征在于，当所述控制器用来将所述第一储存平面所储存的所述至少一笔有效数据暂存到所述第二缓冲器时，所述控制器每一次只会从所述第一储存平面中读取出所述至少一笔有效数据中的一笔有效数据，以及当所述控制器将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面时，所述控制器每一次只会将所述第二缓冲器中的所述至少一笔有效数据中的一笔有效数据写入所述第一储存平面。4.如权利要求1所述的闪存控制装置，其特征在于，所述控制器将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面之前，所述控制器会先将暂存于所述第二缓冲器的所述至少一笔有效数据随机地写入所述第一缓冲器，在所述第二缓冲器内所有的有效数据都被暂存到所述第一缓冲器之后，所述控制器还执行一写入循环来将暂存到所述第一缓冲器的所述至少一笔有效数据写入所述第一储存平面内。5.如权利要求1所述的闪存控制装置，其特征在于，所述控制器包括有：一序列发生器，耦接到所述数据读写接口，用来决定读写所述第一储存平面的一地址的顺序；一数据块缓冲装置，耦接到所述序列发生器，在所述控制器将所读出的所述至少一笔有效数据暂存到所述第二缓冲器之前，所述数据块缓冲装置会用来缓冲所述至少一笔有效数据中的每一笔有效数据，在所述控制器将所述至少一笔有效数据重新写入所述第一储存平面之前，所述数据块缓冲装置会用来缓冲所述至少一笔有效数据中的每一笔有效数据；一主机接口，耦接到所述数据块缓冲装置，用来输出一读取命令以指示所述序列发生器通过所述数据读写接口来从所述第一储存平面读出所述至少一笔有效数据，以及输出一写入命令以指示所述序列发生器通过所述数据读写接口将所述至少一笔有效数据写入所述第一储存平面。6.如权利要求5所述的闪存控制装置，其特征在于，所述数据块缓冲装置的容量是一第一储存容量，所述第一缓冲器与所述第二缓冲器的容量均是一第二储存容量，以及所述第一储存容量会小于所述第二储存容量。7.如权利要求5所述的闪存控制装置，其特征在于，所述数据块缓冲装置包括有：一第一数据块缓冲器，在所述控制器将所读出的所述至少一笔有效数据暂存到所述第二缓冲器之前，所述第一数据块缓冲器用来缓冲所述至少一笔有效数据中的每一笔有效数据；以及一第二数据块缓冲器，在所述控制器将所述至少一笔有效数据重新写入所述第一储存平面之前，所述第二数据块缓冲器用来缓冲所述至少一笔有效数据中的一笔有效数据。8.如权利要求7所述的闪存控制装置，其特征在于，所述第一数据块缓冲器以及所述第二数据块缓冲器的容量均只可以用来缓冲一笔有效数据。9.如权利要求5所述的闪存控制装置，其特征在于，所述控制器还包括有：一纠错编码器，耦接到所述序列发生器与所述数据块缓冲装置；其中当所述控制器将所述第一储存平面所储存的所述至少一笔有效数据暂存到所述第二缓冲器，以及当所述控制器将暂存于所述第二缓冲器的所述至少一笔有效数据重新写入所述第一储存平面时，所述主机接口还输出一控制信号来止能所述纠错编码器。10.如权利要求5所述的闪存控制装置，其特征在于，所述控制器还包括有：一纠错编码器，耦接到所述序...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71