一种并行结构SIP合封的安全FLASH存储器件制造技术

本实用新型专利技术公开了一种并行结构SIP合封的安全FLASH存储器件，包括SIP合封结构，SIP合封结构包括基板、计算部件、存储部件和合封引脚，合封引脚包括数据引脚、时钟引脚、片选信号引脚、电源引脚以及接地引脚，计算部件和存储部件固定在基板上，计算部件和存储部件两者分别共用合封引脚中的数据引脚、时钟引脚、片选信号引脚、电源引脚及接地引脚。本实用新型专利技术采用SIP技术合封计算部件和存储部件，在存储器件中直接增加计算功能，同时保持与原存储器件兼容，不需要修改PCBA设计即可进行安全计算功能升级，极大减少了升级成本、周期和风险。同时计算部件和存储部件采用全并行结构，可以最大限度保证存储部件的访问速度。

【技术实现步骤摘要】
一种并行结构SIP合封的安全FLASH存储器件
本技术涉及存储器
，具体的说，涉及一种并行结构SIP合封的安全FLASH存储器件。
技术介绍
FLASH存储器，包括NORFLASH、NANDFLASH，目前已在例如摄像头、网络模组等应用系统中得到广泛应用，用于存储启动程序、系统程序、文件信息、用户数据等内容。安全计算功能，包括密钥存储管理、权限认证计算、签名验签计算、密钥协商计算、加密解密计算、HASH计算等，用于软件可信启动、软件版权保护、数据存储保密、数据传输保密、访问权限管理、系统可信在线升级等信息安全领域，普遍采用专用安全计算芯片实现。普遍的，类似系统设计之初没有安全计算需求，随着信息安全的普及，系统需要增加安全计算功能，但PCBA设计没有预留安全计算芯片位置，所选用的原器件也不具备安全计算的能力，因此，如果系统要增加安全计算功能，只能修改PCBA设计，以增加安全计算芯片，这样增加了系统升级成本、周期和风险。
技术实现思路
本技术要解决的技术问题：针对现有技术的上述问题，提供一种并行结构SIP合封的安全FLASH存储器件，本技术采用SIP技术合封计算部件和存储部件，在存储器件中直接增加计算功能，同时保持与原存储器件兼容，不需要修改PCBA设计即可进行安全计算功能升级，极大减少了升级成本、周期和风险。同时，本技术的计算部件和存储部件采用全并行结构，可以最大限度的保证存储部件的访问速度。为了解决上述技术问题，本技术采用的技术方案为：一种并行结构SIP合封的安全FLASH存储器件，包括SIP合封结构，所述SIP合封结构包括基板、计算部件、存储部件和设于基板上的合封引脚，所述合封引脚包括数据引脚、时钟引脚、片选信号引脚、电源引脚以及接地引脚，所述计算部件和存储部件固定在基板上，所述计算部件和存储部件两者分别共用合封引脚中的数据引脚、时钟引脚、片选信号引脚、电源引脚及接地引脚。可选地，所述SIP合封结构中还包括数据总线、时钟总线、片选信号总线、电源总线及接地总线，所述计算部件的数据线和存储部件的数据线通过数据总线与数据引脚连通，所述计算部件的时钟线和存储部件的时钟线通过时钟总线与时钟引脚连通，所述计算部件的数据线和存储部件的数据线通过数据总线与数据引脚连通，所述计算部件的片选信号线和存储部件的片选信号线通过片选信号总线与片选信号引脚连通，所述计算部件的电源线和存储部件的电源线通过电源总线与电源引脚连通，所述计算部件的接地线和存储部件的接地线通过接地总线与接地引脚连通。可选地，所述计算部件为支持SPI接口的安全计算ASIC芯片。可选地，所述存储部件为支持SPI接口和FLASH控制器的FLASH存储器芯片，FLASH存储器芯片上的存储阵列为NORFLASH或NANDFLASH。此外，本技术还提供一种便携式存储器，包括相互连接的存储器接口和FLASH存储器件，所述FLASH存储器件为所述的并行结构SIP合封的安全FLASH存储器件。此外，本技术还提供一种计算机设备，包括相互连接的微处理器和FLASH存储器件，所述FLASH存储器件为所述的并行结构SIP合封的安全FLASH存储器件。和现有技术相比，本技术具有下述优点：本技术包括SIP合封结构，SIP合封结构包括基板、计算部件、存储部件和合封引脚，合封引脚包括数据引脚、时钟引脚、片选信号引脚、电源引脚以及接地引脚，计算部件和存储部件固定在基板上，计算部件和存储部件两者分别共用合封引脚中的数据引脚、时钟引脚、片选信号引脚、电源引脚及接地引脚，本技术采用SIP技术合封计算部件和存储部件，在存储器件中直接增加计算功能，同时保持与原存储器件兼容，不需要修改PCBA设计即可进行安全计算功能升级，极大减少了升级成本、周期和风险。同时，本技术的计算部件和存储部件采用全并行结构，可以最大限度的保证存储部件的访问速度。附图说明图1为本技术实施例的结构示意图。图2为本技术实施例的剖视结构示意图。图3为本技术实施例的合封打线示意图。具体实施方式下面结合实施例对本技术并行结构SIP合封的安全FLASH存储器件作进一步地详细说明，但本技术的实施方式不限于此。如图1、图2和图3所示，本实施例的并行结构SIP合封的安全FLASH存储器件包括SIP合封结构，SIP合封结构包括基板1、计算部件2、存储部件3和合封引脚（如图2和图3中的标号a所示），合封引脚包括数据引脚11、时钟引脚12、片选信号引脚13、电源引脚14以及接地引脚15，计算部件2和存储部件3固定在基板1上，计算部件2和存储部件3两者分别共用合封引脚中的数据引脚11、时钟引脚12、片选信号引脚13、电源引脚14及接地引脚15。参见图2和图3，本实施例中合封引脚数量为8个，还包含部分备用引脚。由于计算部件2和存储部件3两者分别共用合封引脚中的数据引脚11、时钟引脚12、片选信号引脚13、电源引脚14及接地引脚15，因此实现了计算部件2和存储部件3的并行结构，在上电后计算部件2和存储部件3同时激活，都处于指令接收状态；当指令下发时，计算部件2和存储部件3同时接收指令，根据指令编码区分处理各自的指令，使得计算部件2和存储部件3可并行工作。如图1所示，本实施例中的SIP合封结构中还包括数据总线101、时钟总线102、片选信号总线103、电源总线104及接地总线105，计算部件2的数据线和存储部件3的数据线通过数据总线101与数据引脚11连通，计算部件2的时钟线和存储部件3的时钟线通过时钟总线102与时钟引脚12连通，计算部件2的数据线和存储部件3的数据线通过数据总线101与数据引脚11连通，计算部件2的片选信号线和存储部件3的片选信号线通过片选信号总线103与片选信号引脚13连通，计算部件2的电源线和存储部件3的电源线通过电源总线104与电源引脚14连通，计算部件2的接地线和存储部件3的接地线通过接地总线105与接地引脚15连通。本实施例中，计算部件2为支持SPI接口的安全计算ASIC芯片。作为一种可选的实施方式，该安全计算ASIC芯片具备CPU、片上存储器、随机数发生器,能够运行固件软件，可实现密钥存储管理、权限认证计算、签名验签计算、密钥协商计算、加密解密计算、HASH计算等功能。本实施例中，存储部件3为支持SPI接口和FLASH控制器的FLASH存储器芯片，FLASH存储器芯片上的存储阵列为NORFLASH或NANDFLASH。此外，本实施例中还提供一种便携式存储器，包括相互连接的存储器接口和FLASH存储器件，FLASH存储器件为前述并行结构SIP合封的安全FLASH存储器件。此外，本实施例中还提供一种计算机设备，包括相互连接的微处理器和FLASH存储器件，FLASH存储器件为前述并行结构SIP合封的安全FLASH存储器件。以上所述仅是本技术的优选实施方式，本技术的保护范围并本文档来自技高网...

【技术保护点】
1.一种并行结构SIP合封的安全FLASH存储器件，其特征在于，包括SIP合封结构，所述SIP合封结构包括基板（1）、计算部件（2）、存储部件（3）和合封引脚，所述合封引脚包括数据引脚（11）、时钟引脚（12）、片选信号引脚（13）、电源引脚（14）以及接地引脚（15），所述计算部件（2）和存储部件（3）固定在基板（1）上，所述计算部件（2）和存储部件（3）两者分别共用合封引脚中的数据引脚（11）、时钟引脚（12）、片选信号引脚（13）、电源引脚（14）及接地引脚（15）。/n

【技术特征摘要】
1.一种并行结构SIP合封的安全FLASH存储器件，其特征在于，包括SIP合封结构，所述SIP合封结构包括基板（1）、计算部件（2）、存储部件（3）和合封引脚，所述合封引脚包括数据引脚（11）、时钟引脚（12）、片选信号引脚（13）、电源引脚（14）以及接地引脚（15），所述计算部件（2）和存储部件（3）固定在基板（1）上，所述计算部件（2）和存储部件（3）两者分别共用合封引脚中的数据引脚（11）、时钟引脚（12）、片选信号引脚（13）、电源引脚（14）及接地引脚（15）。


2.根据权利要求1所述的并行结构SIP合封的安全FLASH存储器件，其特征在于，所述SIP合封结构中还包括数据总线（101）、时钟总线（102）、片选信号总线（103）、电源总线（104）及接地总线（105），所述计算部件（2）的数据线和存储部件（3）的数据线通过数据总线（101）与数据引脚（11）连通，所述计算部件（2）的时钟线和存储部件（3）的时钟线通过时钟总线（102）与时钟引脚（12）连通，所述计算部件（2）的数据线和存储部件（3）的数据线通过数据总线（101）与数据引脚（11）连通，所述计算部件（2）的片选信号线和存储部件（3）的片选信号线通...

【专利技术属性】
技术研发人员：裴龙，童元满，刘垚，杨滨，杨宇韬，
申请(专利权)人：深圳市安信智控科技有限公司，
类型：新型
国别省市：广东;44