TSV冗余及TSV测试选择方案制造技术

本发明专利技术描述一种设备，其包含用于使经堆叠芯片互连的贯穿衬底通孔TSV。根据实施例的所述设备包含：多个第一选择线，其各自在第一方向上延伸；多个第二选择线，其各自在第二方向上延伸以与所述多个第一选择线交叉；及多个TSV单元，其分别经安置于所述多个第一选择线与所述多个第二选择线的相交点中。所述多个TSV单元的每一TSV单元包含：TSV；开关，其经耦合到所述TSV；及选择电路。所述选择电路经配置以响应于所述多个第一选择线中的相关联者及所述多个第二选择线中的相关联者中的每一者被设置为作用电平而控制所述开关的开关状态。

【技术实现步骤摘要】
【国外来华专利技术】TSV冗余及TSV测试选择方案
技术介绍
高数据可靠性、高存储器存取速度、较低功率消耗及减小的芯片大小是半导体存储器所需的特征。近年来，已引入三维(3D)存储器器件。一些3D存储器器件是通过垂直地堆叠芯片(例如，裸片)且使用贯穿衬底通孔(TSV)使芯片互连而形成。3D存储器器件的益处包含：较短互连件，其降低电路延迟及功率消耗；层之间的大量垂直通孔，其允许不同层中的功能区块之间的宽带宽总线；及相当小的占据面积。因此，3D存储器器件促成较高存储器存取速度、较低功率消耗及芯片大小缩减。实例3D存储器器件包含混合存储器立方体(HMC)、高带宽存储器(HBM)及宽I/O动态随机存取存储器(DRAM)。举例来说，高带宽存储器(HBM)是包含高性能DRAM接口芯片及垂直堆叠DRAM芯片的存储器类型。四个DRAM芯片(例如，核心芯片)的典型HBM堆叠具有每芯片两个128位沟道，总共具有8个输入/输出沟道及总共1024个位的宽度。HBM的接口(IF)芯片提供具有8个输入/输出沟道的接口，所述沟道彼此独立运作。图1是TSV阵列100及测试骨牌式开关电路的示意图。TSV阵列100包含多个TSV102、多个冗余TSV104、多个测试骨牌式开关电路(TD-SW)106、多个移位寄存器(SR)108、多个控制线116及寄存器线120。TSV阵列100包含布置成8个行及28个列的TSV。特定来说，多个TSV102中的每一者定位于行1到8的对应行及列1到27的对应列中，多个TSV102都不定位于第28列中。多个冗余TSV104(1)到104(8)中的每一者定位于行1到8的对应行及第28列(例如，最后列)中。多个TSV102及多个冗余TSV104中的每一者耦合到多个TD-SW106中的对应者。多个SR108定位成相邻于TSV阵列100的下侧。多个SR108由寄存器线120串联耦合。多个SR108(1)到108(28)中的每一者定位于列1到28的对应列中。列1到28中的对应列中的多个SR108中的每一者耦合到对应列中的多个TD-SW中的一个TD-SW。对应于28个列中的每一者中的TD-SW的SR108组合(例如，分组)在一起(例如，分别耦合到TD-SW(1,1)到(8,1)中的每一者的SR108(1)到108(8)组合在一起)。多个SR108中的每一者可存储经配置以激活或取消激活对应于多个TSV102中的相应者的多个TD-SW106中的一者的数据值。通过寄存器线120提供(例如，传输)的每一数据值可由多个SR108中的对应者锁存。数据值通过SR从SR108(1)经由SR108(2)到108(27)中的每一者连续移位到SR108(28)。在对应SR108存储对应于激活的数据值时，可激活相应TD-SW106。举例来说，在例如SR108(18)(例如，对应于第二行及第三列中的TD-SW的SR108的第三群组中的第二SR108)存储对应于激活的数据值时，激活TD-SW106(3,2)。在每一时钟信号处将预定由SR108中的每一者锁存以激活或不激活对应TSV的数据值从SR108(1)传递到SR108中的随后者，直到数据值被传递到SR108中的一者且接着由对应TD-SW锁存以激活或不激活对应TSV。举例来说，在时钟信号的上升边缘处将预定由SR108(4)锁存的数据值加载到SR108(1)中。接着，在时钟信号的下一上升边缘处将预定由SR108(4)锁存的数据值加载到SR108(2)中且将预定由SR108(3)锁存的数据值加载到SR108(1)中。接着，在时钟信号的下一上升边缘处将预定由SR108(4)锁存的数据值加载到SR108(3)中，将预定由SR108(3)锁存的数据值加载到SR108(2)中且将预定由SR108(2)锁存的数据值加载到SR108(1)中。接着，在时钟信号的下一上升边缘处将预定由SR108(4)锁存的数据值加载到SR108(4)中，将预定由SR108(3)锁存的数据值加载到SR108(3)中，将预定由SR108(2)锁存的数据值加载到SR108(2)中且将预定由SR108(1)锁存的数据值加载到SR108(1)中。其余SR108的数据值在时钟信号的每一上升边缘处连续移位且以类似方式提供到相应SR108。当同时将每一数据值提供到多个SR108中的相应者时，所有多个SR108接着锁存相应数据值。当触发TD-SW106(1,1)时，最初希望由所有多个TSV102(1)到102(27)提供的数据值代替地由多个TSV102(2)到102(27)中的其余者与冗余TSV104(1)的组合提供。当触发TD-SW106(1,1)时，最初希望由TSV102(1,1)提供的数据值是由TSV102(1,2)提供；且最初希望由TSV102(1,27)提供的数据值是由冗余TSV104(1)提供。当触发TD-SW106中的一者时，还触发经触发TD-SW106与相同行中的TD-SW104之间的相同行中的其余TD-SW106中的每一者。举例来说，当触发TD-SW106(1,1)时，还触发TD-SW106(1,2)到(1,28)。如图1中展示，TD-SW(1,3)包含TSV102、D-SW150、T-SW156及AND门158。D-SW150包含D-SW正常节点N152及D-SW骨牌式节点D154。D-SW150的D-SW正常节点152可经由第一节点N1耦合到TSV102。D-SW150的骨牌式节点154可经由D-SW线且经由第一节点N1耦合到TSV102。D-SW150的控制输入经由第二节点N2耦合到相应SR的输出。T-SW156的输入及输出可分别耦合到漏极电压/源极电压(Vdd/Vss)信号线166且经由第一节点N1耦合到TSV102。AND门158的输入经由第二节点N2分别耦合到相应SR的输出且耦合到TEn信号线164。AND门158的输出耦合到T-SW156的控制输入以激活或取消激活T-SW156。TSV102(1,3)的输入经由第一节点N1(1,3)耦合到D-SW150(1,3)的D-SW正常节点152(1,3)。D-SW150(1,3)的输入经由存取控制逻辑线168(1,3)耦合到存取控制逻辑。D-SW正常节点152(1,3)经由第一节点N1(1,3)耦合到TSV102(1,3)。骨牌式节点154(1,3)经由D-SW线且经由第一节点N1(1,4)耦合到TSV102(1,4)。D-SW150的D-SW正常节点152可经由第一节点N1耦合到TSV102。D-SW150的骨牌式节点154可经由D-SW线且经由相邻骨牌式开关电路的第一节点N1耦合到相邻骨牌式开关电路的TSV102。D-SW150的控制输入经由第二节点N2耦合到相应SR的输出。T-SW156的输入及输出可分别耦合到Vdd/Vss信号线166且经由第一节点N1耦合到TSV102。AND门158的输入经由第二节点N2分别耦合到相应SR的输出且耦合到TEn信号线164。AND门158的输出耦合到T-SW156的控制输入以激活或取消激活T-SW156。TSV102的输入经由第一节点N1耦合本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n多个第一选择线，其各自在第一方向上延伸；/n多个第二选择线，其各自在第二方向上延伸以与所述多个第一选择线交叉；及/n多个贯穿衬底通孔TSV单元，其分别经安置于所述多个第一选择线与所述多个第二选择线的相交点中；/n其中所述多个TSV单元的每一TSV单元包括：/nTSV；/n开关，其经耦合到所述TSV；及/n选择电路，其经耦合到所述多个第一选择线中的相关联者及所述多个第二选择线中的相关联者，所述选择电路经配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的每一者被设置为作用电平而控制所述开关的开关状态。/n

【技术特征摘要】
【国外来华专利技术】20181108 US 16/183,9611.一种设备，其包括：
多个第一选择线，其各自在第一方向上延伸；
多个第二选择线，其各自在第二方向上延伸以与所述多个第一选择线交叉；及
多个贯穿衬底通孔TSV单元，其分别经安置于所述多个第一选择线与所述多个第二选择线的相交点中；
其中所述多个TSV单元的每一TSV单元包括：
TSV；
开关，其经耦合到所述TSV；及
选择电路，其经耦合到所述多个第一选择线中的相关联者及所述多个第二选择线中的相关联者，所述选择电路经配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的每一者被设置为作用电平而控制所述开关的开关状态。


2.根据权利要求1所述的设备，
其中所述开关插入于所述TSV与电压线之间；且
其中所述选择电路经进一步配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的每一者被设置为所述作用电平而导致所述开关形成所述TSV与所述电压线之间的导电路径。


3.根据权利要求1所述的设备，
其中所述开关包含经耦合到所述TSV的第一节点、经耦合到相邻TSV单元的第二节点及经耦合到信号线的第三节点；且
其中所述选择电路经进一步配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的至少一者被设置为非作用电平而导致所述开关形成所述TSV与所述信号线之间的第一导电路径，所述选择电路经进一步配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的每一者被设置为所述作用电平而导致所述开关形成所述相邻TSV单元与所述信号线之间的第二导电路径。


4.根据权利要求1所述的设备，
其中所述设备进一步包括：
多个第三选择线，其各自在所述第一方向上延伸；及
多个第四选择线，其各自在所述第二方向上延伸；
其中所述多个TSV单元的每一TSV单元进一步包括经耦合到所述TSV的额外开关；且
其中所述选择电路进一步经耦合到所述多个第三选择线中的相关联者及所述多个第四选择线中的相关联者，所述选择电路经进一步配置以响应于所述多个第三选择线中的所述相关联者及所述多个第四选择线中的所述相关联者中的每一者被设置为作用电平而控制所述额外开关的开关状态。


5.根据权利要求1所述的设备，其中经耦合到所述TSV的所述开关经配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者被设置为非作用电平而取消激活。


6.根据权利要求1所述的设备，其中所述多个TSV单元的每一TSV单元进一步包括经耦合到所述TSV的额外开关。


7.根据权利要求1所述的设备，其中所述开关经耦合到信号线，且
其中所述选择电路经进一步配置以响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的至少一者被设置为非作用电平而控制所述开关以形成所述信号线与所述TSV之间的导电路径。


8.根据权利要求7所述的设备，其中响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的所述至少一者被设置为非作用电平，所述选择电路控制所述开关取消激活，且由所述经取消激活开关形成所述信号线与所述TSV之间的所述导电路径。


9.根据权利要求1所述的设备，其中所述选择电路经进一步配置以控制所述开关的所述开关状态响应于所述多个第一选择线中的所述相关联者及所述多个第二选择线中的所述相关联者中的每一者被设置为所述作用电平而与相邻于所述TSV的另一TSV形成导电路径。


10.根据权利要求...

【专利技术属性】
技术研发人员：佐都誉，近藤力，井出昭，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US