晶圆级封装及电容器制造技术

本发明专利技术提供一种晶圆级封装，该晶圆级封装构成为具有IC芯片、设置在IC芯片上的再布线层、以及内置于再布线层的电容器。

【技术实现步骤摘要】
【国外来华专利技术】晶圆级封装及电容器
本专利技术涉及晶圆级封装，详细而言涉及在再布线层内置有电容器的晶圆级封装。
技术介绍
近年来，伴随着电子设备的高密度安装化而要求电子部件的小型化及复合化。然而，电子部件向电路基板的安装通常是通过分别在电路基板上进行表面安装而进行的。在这样的安装方法中，因为电路基板上的面积有限，所以在高密度安装方面存在极限。针对上述那样的问题，已知有对电子部件、尤其是IC芯片进行封装并作为封装而安装于基板的方法。作为这样的封装之一，已知有晶圆级封装(以下也称为“WLP”)(专利文献1)。如图9所示，代表性的WLP101构成为具有半导体基板(IC芯片)102、设置为覆盖IC芯片102的树脂层103、在IC芯片102及树脂层103的内部具有再布线用的布线104及过孔105的再布线层106、从再布线层106露出的连接焊盘107、以及设置在连接焊盘107上的焊球108。在先技术文献专利文献专利文献1：日本特开2004-95836号公报
技术实现思路
专利技术要解决的课题如图10所示，上述那样的WLP101安装于电路基板111。然而，本专利技术人们注意到，在使用以往的WLP的情况下，当电路基板111上存在其他部件、例如电容器芯片112时，需要在电路基板111上利用布线113连接电容器芯片与IC芯片，电容器芯片与IC芯片之间的布线变长，由该布线引起的寄生电感变得比较大，从而具有电气特性下降这样的问题，例如对相对于高速动作的IC芯片的电源电压变动进行抑制的功能、吸收高频纹波的功能等下降。另外，由于电容器芯片占有电路基板的一定区域，因此，还具有不利于小型化这样的问题。因此，本专利技术的目的在于，在具有IC芯片和电容器的电路中，能够尽可能地缩短IC芯片与电容器之间的布线长，进而提供有利于小型化的元件。用于解决课题的手段本专利技术人们为了解决上述问题而进行了深入研究，结果发现，通过不将电容器安装在电路基板上而内置于晶圆级封装中，能够缩短IC芯片与电容器之间的布线长，进而能够得到有利于电路基板的小型化的晶圆级封装。根据本专利技术的第一方案，提供一种晶圆级封装，其中，所述晶圆级封装构成为具有：IC芯片；设置在IC芯片上的再布线层；以及内置于再布线层的电容器。根据本专利技术的第二方案，提供一种电子设备，其中，该电子设备构成为包含安装有上述的晶圆级封装的电路基板。根据本专利技术的第三方案，提供一种电容器，其特征在于，该电容器构成为具有导电性多孔基材、位于导电性多孔基材上的电介质层、以及位于电介质层上的上部电极，电容器的至少一个主面上的最外层是焊料镀覆层或金属纳米粒子层。专利技术效果根据本专利技术，通过将电容器内置于晶圆级封装，从而使电气特性提高，并且小型化变得容易。附图说明图1是本专利技术的一实施方式中的晶圆级封装1a的概要剖视图。图2是在本专利技术的晶圆级封装中使用的电容器21的概要剖视图。图3示意性地示出图2的电容器21的多孔部的剖面。图4是在本专利技术的晶圆级封装中使用的电容器31的概要剖视图。图5示意性地示出图4的电容器31的多孔部的剖面。图6-1是用于说明图1所示的晶圆级封装1a的制造方法的图。图6-2是用于说明图1所示的晶圆级封装1a的制造方法的图。图7是本专利技术的另一实施方式中的晶圆级封装1b的概要剖视图。图8-1是用于说明图7所示的晶圆级封装1b的制造方法的图。图8-2是用于说明图7所示的晶圆级封装1b的制造方法的图。图8-3是用于说明图7所示的晶圆级封装1b的制造方法的图。图9是以往的晶圆级封装101的概要剖视图。图10是安装有以往的晶圆级封装101的电路基板111的概要剖视图。具体实施方式以下，参照附图对本专利技术的晶圆级封装详细进行说明。但是，本实施方式的晶圆级封装的各构成要素的形状及配置等不局限于图示的例子。(实施方式1)图1示出本专利技术的一实施方式的晶圆级封装1a的概要剖视图。如图1所示，本实施方式的晶圆级封装1a大体上构成为具有IC芯片2、设置在IC芯片2上的再布线层3、内置于再布线层3的电容器4、以及设置在再布线层3上的焊球5。再布线层3具有布线6、过孔7及连接焊盘8。IC芯片2的电极经由设置于再布线层3的布线6、过孔7及连接焊盘8(一部分还经由电容器4)而与焊球5电连接。IC(集成电路)芯片可以是在Si基板、GaAs基板的单侧表面形成有包含晶体管等在内的电路的半导体基板本身，也可以是包含上述半导体基板的元件。优选的是，IC芯片是在单侧表面形成有电路的半导体基板本身。在本实施方式中，IC芯片具有两个主面，在本说明书中，将存在集成电路的电极(即电路)的主面称为“上主面”(在图1中为上方的主面)，将另一个主面称为“下主面”(在图1中为下方的主面)。需要说明的是，IC芯片在图示的晶圆级封装中仅存在1个，但不局限于此，也可以存在2个以上，例如存在2个、3个、4个或5个。另外，在存在多个IC芯片的情况下，它们可以是相同的IC芯片，也可以是不同是IC芯片。在本实施方式中，再布线层3设置在IC芯片2的上部区域内。即，本实施方式的晶圆级封装是所谓的Fan—In型。IC芯片的上部区域是指IC芯片的电极所存在的上主面的上方的空间，是在从IC芯片的上主面侧观察的俯视图中收纳于上主面所存在的区域内的空间区域。再布线层3构成为具有多个绝缘层9、布线6、过孔7以及连接焊盘8。绝缘层9具有贯穿绝缘层的过孔7及/或形成在绝缘层上的布线6，且层叠为将这些过孔7及/或布线6电连接。另外，连接焊盘8设置为从再布线层3的上部露出。优选的是，在最外层(最上层)设置有在设置焊球5的部位具有贯通口的绝缘层。再布线层3具有利用布线6及过孔7将IC芯片中的电极间距转换成适于与供电路基板等的晶圆级封装安装的其他电气要素连接的间距的功能。构成绝缘层9的材料只要为绝缘性材料即可，没有特别限定，可以使用树脂或陶瓷，但优选使用树脂，更优选使用耐热性树脂，具体而言，举出聚酰亚胺、聚苯并恶唑、聚对苯二甲酸乙二醇酯、苯并环丁烯树脂、环氧树脂等。另外，也可以包含用于调整线膨胀系数的填料、例如Si填料等。绝缘层9的厚度没有特别限定，例如为1μm以上且1.0mm以下，优选为10μm以上且200μm以下，例如可以为20μm以上且100μm以下。绝缘层9的个数没有特别限定，例如可以为2层以上且10层以下，优选为3层以上且6层以下。作为构成布线6的材料，只要具有导电性即可，没有特别限定，例如举出Au、Pb、Pd、Ag、Sn、Ni、Cu等或者包含这些金属的合金。构成布线6的材料优选为Cu。作为构成过孔7的材料，只要具有导电性即可，没有特别限定，例如举出Au、Pb、Pd、Ag、Sn、Ni、Cu等或者包含这些金属的合金。构成过孔7的材料优选为Cu。作为构成连接焊盘8的材料，只要具有导电性即可，没有特别限定，例如举出Au、Pb、Pd、Ag、Sn、Ni、Cu等或者包含这些金属的合金。构成连接焊盘8的材料优选为Cu。构成布线6的材料、构成过孔7的材料及构成连接焊盘8的材料可以相同，也可以不同。优选的是，构成布线6的材料及构成过孔7的材料相同。更优选的是，构成布线6的材料、构成过孔7的材料及构成连接焊盘8的材料相同。焊球5作为将晶圆级封装连接于电路基板等时的连接材料发挥功能。晶圆级封装通过具有焊球而使基于回流焊的连接变得容易。作为构成焊本文档来自技高网...

【技术保护点】
1.一种晶圆级封装，其特征在于，构成为具有：IC芯片；设置在IC芯片上的再布线层；以及内置于再布线层的电容器。

【技术特征摘要】
【国外来华专利技术】2016.05.13 JP 2016-0972461.一种晶圆级封装，其特征在于，构成为具有：IC芯片；设置在IC芯片上的再布线层；以及内置于再布线层的电容器。2.根据权利要求1所述的晶圆级封装，其特征在于，再布线层设置在IC芯片的上部区域内。3.根据权利要求1所述的晶圆级封装，其特征在于，所述晶圆级封装还具有支承部，所述支承部至少位于IC芯片的侧方，使得至少IC芯片的电极所存在的面露出，再布线层设置为超过IC芯片的缘部而延伸至支承部上。4.根据权利要求1至3中任一项所述的晶圆级封装，其特征在于，所述晶圆级封装还在再布线层上设置有焊球。5.根据权利要求1至4中任一项所述的晶圆级封装，其特征在于，内置的电容器是构成为具有导电性多孔基材、位于导电性多孔...

【专利技术属性】
技术研发人员：舟木达弥，井上德之，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本,JP