一种具有低噪声低开关损耗特性的IGBT器件制造技术

本发明专利技术属于功率半导体器件技术领域，具体的说涉及一种具有低噪声低开关损耗特性的IGBT器件。本发明专利技术通过在传统IGBT器件的分立浮空pbody区8内引入低噪声的P+型JFET源区13、N+型JFET栅极区14和P‑型JFET沟道区15结构，以此在器件正向导通时存储空穴增强电导调制，关断时快速泄放空穴，降低关断时间；同时通过介质层10在JFET栅极区14形成半包围结构，降低器件的密勒电容Cgc，抑制了JFET结构中寄生NPN开启对有效栅极电压的影响，达到了在保证低噪声的条件下，降低开关时间和开关损耗。

【技术实现步骤摘要】
一种具有低噪声低开关损耗特性的IGBT器件
本专利技术属于功率半导体器件
，具体涉及一种具有低噪声低开关损耗特性的IGBT器件。
技术介绍
随着轨道交通、智能电网、风力发电等领域的快速发展，绝缘栅双极晶体管(InsulatedGateBipolarTransistor，IGBT)凭借着栅极控制简单、输入阻抗高、电流密度大、饱和压降低等优点，已成为中高功率范围内的主流功率开关器件之一，同时还将继续朝着高压大电流、低功率损耗、高工作温度和高可靠性等方向发展。高压IGBT通常采用平面栅结构，用于高铁、电力输运等对可靠性要求很高的环境，但平面栅型IGBT因为寄生JFET电阻，相比于槽栅型结构，其饱和压降大，增加了通态损耗；同时槽栅型IGBT(TrenchIGBT)元胞间距小，电流密度大，已成为降低导通损耗的常用结构。而TIGBT在槽栅底部存在电场峰值，限制了阻断电压的提高，同时其短路电流较大，抗短路能力较弱；可通过在槽栅底部引入P-floating屏蔽层可降低电场峰值，但会引入额外的JFET电阻而使导通损耗增加；在槽栅间的P基区中同时引入钳位二极管，能同时改善Eoff-Vcesat优化折衷关系和强化器件短路承受能力，但现有方案多集中于1200V电压等级。通过采用宽槽栅间距或FP(Floating-Pbody)区域能降低器件电流密度，明显提高TIGBT的短路承受能力，但FP结构的槽栅型IGBT(FP-TIGBT)因为负栅电容效应，使得在器件开启时FP结构中产生的电压变化，通过密勒电容Cgc在栅极产生位移电流，降低IGBT的栅极控制能力，同时会带来EMI噪声问题。在1200-1700V电压等级，通过Finp-Body、Shieldtrench和Side-gate结构能够改善EMI问题，但对制造工艺精度要求严格；对于大于2500V电压等级的IGBT，ABB和Hitachi等国外企业已经推出了3300V-TIGBT产品，通过内置结深超过槽栅深度的分立浮空P区(SeparateFloatingPbody)，起到降低槽栅底部电场峰值和增强电导调制的作用，改善Eoff-Vcesat折衷关系，但分立浮空FP区会影响器件耐压和导通特性；而将分立FP通过固定电阻与地相连，提供部分空穴通路，易造成导通损耗增大。
技术实现思路
鉴于上文所述，本专利技术针对现有分立浮空P区的槽栅IGBT器件存在P区电位变化致使器件耐压降低、开关损耗较大等问题，提供一种具有低噪声低开关损耗IGBT器件。通过在分立FP中形成沟槽，沟槽中内置JFET结构形成空穴载流子控制结构；JFET为低噪声器件且内置于分立的FP区，等效为可变电阻，能够在保证解决EMI问题的同时，提高器件耐压可靠性；同时降低密勒电容，降低开关损耗。为了实现上述目的，本专利技术提供如下技术方案：一种具有低噪声低开关损耗IGBT器件，其元胞结构包括从下至上依次层叠的金属集电极7、P+集电区6、N型缓冲层5、N-漂移区4和金属发射极11；所述N-漂移区4的顶层中间区域设有分立P+浮空pbody区8，所述分立P+浮空pbody区8的两侧分别设有P+基区2，所述P+基区2的顶层设有N+发射区1；所述P+基区2和N+发射区1通过金属发射极11与分立P+浮空pbody区8相接触；所述P+基区2和N+发射区1与分立P+浮空pbody区8之间设有栅极结构，所述栅极结构包括栅电极9和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极9设置在沟槽中；所述栅介质层3的一侧与P+基区2、N+发射区1和N-漂移区4接触，其特征在于：所述栅介质层3的另一侧与分立P+浮空pbody区8通过N-漂移区4相隔离；所述分立P+浮空pbody区8中还设有N+型JFET栅极区14、P+型JFET源区13和P-型JFET沟道区15形成的JFET结构；P-型JFET沟道区15设置在分立P+浮空pbody区8顶层的中间区域，所述P+型JFET源区13设置在P-型JFET沟道区15的顶层，所述N+型JFET栅极区14对称设置在P+型JFET源区13的两侧且通过连接桥12与栅电极9相接触；所述N+型JFET栅极区14与分立P+浮空pbody区8间通过介质层10相隔离；所述P+型JFET源区13通过金属发射极11与P+基区2和N+发射区1相接触；所述金属发射极11与N-漂移区4和P-型JFET沟道区15之间以及连接桥12与N-漂移区4之间分别通过介质层10相隔离。进一步的是，本专利技术中分立P+浮空pbody区8的结深大于栅极结构的深度。进一步的是，本专利技术中P-型JFET沟道区15的宽度小于器件通态条件下JFET产生耗尽区的宽度。进一步地，本专利技术中N+型JFET栅极区14与分立P+浮空pbody区8间的介质层10厚度宽，实现对JFET栅极区14的半包围结构，消除JFET栅极区14和分立P+浮空pbody区8间的PN结电容。进一步的是，本专利技术中介质层10对JFET栅极区14的半包围结构通过干法刻蚀或湿法刻蚀与热氧化工艺组合实现。进一步的是，本专利技术中分立P+浮空pbody区8的掺杂方式为非均匀掺杂或者均匀掺杂。进一步的是，本专利技术中半导体材料为单晶硅、碳化硅或者氮化镓。本专利技术的分立P+浮空pbody区8中JFET结构需要满足以下条件：1.分立P+浮空pbody区8与栅极结构之间通过N-漂移区4隔断；2.N+型JFET栅极区14位于正向阻断时分立P+浮空pbody区8的中性区域；3.JFET结构中左右对称的N+型JFET栅极区14与P-型JFET沟道区15产生的耗尽层宽度能将沟道区完全阻断。相比现有技术，本专利技术的有益效果在于：1.本专利技术通过在分立P+浮空pbody区中引入JFET区，JFET区等效为可变电阻；在器件正向导通时得以存储空穴，降低了器件的饱和导通压降；在器件正向阻断时为空穴提供快速泄放回路，降低了关断时间和关断损耗。2.本专利技术通过将分立P+浮空pbody区在关断时与地相连，降低了密勒电容Cgc，有效地降低了开关时间和开关损耗。3.本专利技术介质层10对JFET栅极区14的半包围结构，能有效降低栅极电容，同时降低由JFET栅极区、分立P+浮空pbody区和N-漂移区形成寄生NPN三极管产生的JFET栅极泄漏电流。4.本专利技术提出的介质层10对JFET栅极区14的半包围结构，在IGBT槽栅结构工艺中形成浅槽，在栅介质层3工艺中形成厚的介质层，通过刻蚀浅槽底部区域形成JFET沟道区15与分立P+浮空pbody区的接触；最后通过淀积和掺杂工艺形成JFET结构，与现有高压IGBT器件制作工艺兼容。附图说明图1是传统分立浮空pbody区IGBT器件的结构示意图；图2是本专利技术提供的具有低噪声低开关损耗IGBT器件的结构示意图；图3是本专利技术提供的具有低噪声低开关损耗IGBT器件等价电路图；图4是本专利技术提供的IGBT结构与传统结构开关过程波形对比图；图5是本专利技术提供的IGBT结构与传统结构密勒电容Cgc对比图；图中：1为N+发射区，2为P+基区，3为栅介质层，4为N-漂移区，5为N型缓冲层，6为P+集电区，7为金属集电极，8为分立P+浮空pbody区，9为栅电极，10为介质层，11为金属发射极，12为连接桥，13为P+型JFET源区本文档来自技高网...

【技术保护点】
1.一种具有低噪声低开关损耗特性的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极(7)、P+集电区(6)、N型缓冲层(5)、N‑漂移区(4)和金属发射极(11)；所述N‑漂移区(4)的顶层中间区域设有分立P+浮空pbody区(8)，所述分立P+浮空pbody区(8)的两侧分别设有P+基区(2)，所述P+基区(2)的顶层设有N+发射区(1)；所述P+基区(2)和N+发射区(1)通过金属发射极(11)与分立P+浮空pbody区(8)相接触；所述P+基区(2)和N+发射区(1)与分立P+浮空pbody区(8)之间设有栅极结构，所述栅极结构包括栅电极(9)和栅介质层(3)，栅介质层(3)沿器件垂直方向延伸进入N‑漂移区(4)中形成沟槽，所述栅电极(9)设置在沟槽中；所述栅介质层(3)的一侧与P+基区(2)、N+发射区(1)和N‑漂移区(4)接触，其特征在于：所述栅介质层(3)的另一侧与分立P+浮空pbody区(8)通过N‑漂移区(4)相隔离；所述分立P+浮空pbody区(8)中还设有N+型JFET栅极区(14)、P+型JFET源区(13)和P‑型JFET沟道区(15)形成的JFET结构；P‑型JFET沟道区(15)设置在分立P+浮空pbody区(8)顶层的中间区域，所述P+型JFET源区(13)设置在P‑型JFET沟道区(15)的顶层，所述N+型JFET栅极区(14)对称设置在P+型JFET源区(13)的两侧且通过连接桥(12)与栅电极(9)相接触；所述N+型JFET栅极区(14)与分立P+浮空pbody区(8)间通过介质层(10)相隔离；所述P+型JFET源区(13)通过金属发射极(11)与P+基区(2)和N+发射区(1)相接触；所述金属发射极(11)与N‑漂移区(4)和P‑型JFET沟道区(15)之间以及连接桥(12)与N‑漂移区(4)之间分别通过介质层(10)相隔离。...

【技术特征摘要】
1.一种具有低噪声低开关损耗特性的IGBT器件，其元胞结构包括从下至上依次层叠设置的金属集电极(7)、P+集电区(6)、N型缓冲层(5)、N-漂移区(4)和金属发射极(11)；所述N-漂移区(4)的顶层中间区域设有分立P+浮空pbody区(8)，所述分立P+浮空pbody区(8)的两侧分别设有P+基区(2)，所述P+基区(2)的顶层设有N+发射区(1)；所述P+基区(2)和N+发射区(1)通过金属发射极(11)与分立P+浮空pbody区(8)相接触；所述P+基区(2)和N+发射区(1)与分立P+浮空pbody区(8)之间设有栅极结构，所述栅极结构包括栅电极(9)和栅介质层(3)，栅介质层(3)沿器件垂直方向延伸进入N-漂移区(4)中形成沟槽，所述栅电极(9)设置在沟槽中；所述栅介质层(3)的一侧与P+基区(2)、N+发射区(1)和N-漂移区(4)接触，其特征在于：所述栅介质层(3)的另一侧与分立P+浮空pbody区(8)通过N-漂移区(4)相隔离；所述分立P+浮空pbody区(8)中还设有N+型JFET栅极区(14)、P+型JFET源区(13)和P-型JFET沟道区(15)形成的JFET结构；P-型JFET沟道区(15)设置在分立P+浮空pbody区(8)顶层的中间...

【专利技术属性】
技术研发人员：李泽宏，彭鑫，杨洋，赵一尚，贾鹏飞，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51