一种具有量子点结构的绝缘栅双极型晶体管制造技术

本发明专利技术公开了一种具有量子点结构的绝缘栅双极型晶体管。由下至上依次包括：漏极、P

【技术实现步骤摘要】
一种具有量子点结构的绝缘栅双极型晶体管
本专利技术涉及半导体电力电子器件
，特别是涉及一种具有量子点结构的绝缘栅双极型晶体管。
技术介绍
绝缘栅双极型晶体管(IGBT)作为现代电力电子电路中的核心电子元器件，被广泛应用于交通、通信、家用电器及航空航天等各个领域。IGBT是一种绝缘型场效应管(MOSFET)和双极结型晶体管(BJT)复合而成的新型电力电子器件，可等效为BJT驱动的MOSFET。IGBT混合了MOSFET结构和BJT的工作机理，既具有MOSFET易于驱动、输入阻抗低、开关速度快的优点，又具有BJT通态电流密度大、导通压降低、损耗小、稳定性好的优点，因而，IGBT器件被广泛运用于电力电子系统中。然而，如图2所示的、以现有技术制备的IGBT，当器件关断时，虽然沟道很快关断，多子电流消失，但是漏极仍继续有少子空穴注入，整个器件的电流关断仍需要一定的时间，即器件关断时存在拖尾电流，而这严重限制了器件的工作频率。为减小IGBT的关断时间，现有技术通常在P+衬底与N-基区之间加入一层N+缓冲层，使器件在关断时从漏极注入的空穴可在N+缓冲层被复合，进而可以提高器件的关断速度。然而要实现绝大多数空穴在N+缓冲层的有效复合，需采用较厚的缓冲层(10μm以上)，而缓冲层厚度的增加又会导致其导通压降上升。
技术实现思路
为了解决上述存在的问题，本专利技术提供一种具有量子点结构的绝缘栅双极型晶体管，当器件关断时，剩余载流子将被局域在量子点层中。可有效减小器件的拖尾电流和缓冲层厚度，进而可以减小器件的开关时间和导通压降，为达此目的，本专利技术提供一种具有量子点结构的绝缘栅双极型晶体管，由下至上依次包括：漏极、P+衬底、N型缓冲层、N型量子点层、N-基区、P+阱、P基区、N+接触区、栅极、栅介质层和源极，所述N型缓冲层厚度为1-20μm，所述N型量子点层厚度为10-500nm，所述N-基区厚度为1-100μm，所述P+阱在P基区正下方，所述栅介质层内有栅极，所述P基区与栅介质层和源极相接触部分为N+接触区。本专利技术的进一步改进，所述N型量子点层的量子点尺寸为1-50nm，所述量子点为随机分布的或均匀分布的，所述量子点的密度为1-10×109cm-2。本专利技术的进一步改进，所述N型量子点层是Ge/Si量子点层或InAs/GaAs量子点层或InGaN/GaN量子点层。本专利技术的进一步改进，所述N型缓冲层、N-基区、P+阱、P基区、N+接触区的材料是Si或GaAs或GaN。本专利技术的进一步改进，所述漏极和源极的材料是Cu或Au或Ag或Al，所述栅极的材料是多晶硅，所述栅介质层的材料是SiO2，所述P+衬底的材料是Si或GaAs或GaN。本专利技术的进一步改进，所述的N-基区利用P、Si、S和Te相关n型杂质进行掺杂，其中典型电子浓度为1×1017-1×1021cm-3。本专利技术的进一步改进，所述P+衬底利用B、Mg、Be和Cd相关p型杂质进行掺杂，其中典型空穴浓度为1×1015-1×1019cm-3。本专利技术的进一步改进，所述P+阱、N+接触区、P基区采用离子注入技术形成。本专利技术一种具有量子点结构的绝缘栅双极型晶体管，因为量子点(零维材料)相较于高维材料具有更大的禁带宽度，而量子点的禁带宽度有强烈地依赖于其尺寸，所以当N型缓冲层中量子点尺寸不一时，会天然的形成势能波动，产生大量的载流子局域区域，当器件关断时，有利于将剩余载流子局域在量子点层中。可有效减小器件的拖尾电流和缓冲层厚度，进而可以减小器件的开关时间和导通压降。附图说明图1为一种具有量子点结构的绝缘栅双极型晶体管示意图；由下至上依次包括：漏极101、P+衬底102、N型缓冲层103、N型量子点层104、N-基区105、P+阱106、P基区107、N+接触区108、栅极109、栅介质层110和源极111。图2为现有技术制备的IGBT示意图；由下至上依次包括：漏极201、P+衬底202、N型缓冲层203、N-基区204、P+阱205、P基区206、N+接触区207、栅极208、栅介质层209和源极210；图3为实施例1中N型量子点层的结构图；包含GaN层1041和InGaN1042量子点；图4为实施例2中N型量子点层104的结构图；包含Si层1043和Ge1044量子点。具体实施方式下面结合附图与具体实施方式对本专利技术作进一步详细描述：本专利技术提供一种具有量子点结构的绝缘栅双极型晶体管，当器件关断时，剩余载流子将被局域在量子点层中。可有效减小器件的拖尾电流和缓冲层厚度，进而可以减小器件的开关时间和导通压降。实施例1:一种具有量子点结构的绝缘栅双极型晶体管(IGBT)，由下至上依次包括：漏极101、P+GaN衬底102、N型GaN缓冲层103、N型InGaN/GaN量子点层104、N-GaN基区105、P+阱106、P基区107、N+接触区108、栅极109、栅介质层110和源极111。其中：所述N型量子点层104的结构如图3所示，包含GaN层1041和InGaN1042量子点。所述InGaN量子点是均匀分布的，尺寸为5nm，密度为5×109cm-2。所述N型缓冲层103厚度为5μm，N型InGaN/GaN量子点层104厚度为100nm，N-基区105厚度为30μm。所述衬底102为P+GaN衬底。所述N-基区105与N型量子点层104利用Si进行掺杂，其中的电子浓度为1×1018cm-3。所述N型缓冲层103利用Si进行掺杂，其中的电子浓度为1×1019cm-3。所述P+衬底102利用Mg进行掺杂，其中的空穴浓度为1×1017cm-3；在N-GaN基区105内形成P+阱区106，在P+阱区106内形成N+接触区108，在N-GaN基区105之上形成有栅介质层、栅极和发射极。所述漏极101和源极111的材料为Al，栅极109的材料为多晶硅，栅介质层110的材料为SiO2。实施例2:一种具有量子点结构的绝缘栅双极型晶体管(IGBT)，由下至上依次包括：漏极101、P+Si衬底102、N型Si缓冲层103、N型Ge/Si量子点层104、N-Si基区105、P+阱106、P基区107、N+接触区108、栅极109、栅介质层110和源极111。其中：所述N型量子点层104的结构如图4所示，包含Si层1043和Ge1044量子点。所述Ge量子点随机分布的，尺寸为5nm，密度为5×109cm-2。所述N型缓冲层103厚度为5μm，N型Ge/Si量子点层104厚度为100nm，N-基区105厚度为30μm。所述衬底102为P+Si衬底。所述N-基区105与N型量子点层104利用P进行掺杂，其中的电子浓度为1×1018cm-3。所述N型缓冲层103利用P进行掺杂，其中的电子浓度为1×1019cm-3。所述P+衬底102利用B进行掺杂，其中的空穴浓度为1×1017cm-3；在N-GaN基区105内形成P+阱区106，在P+阱区106内形成N+接触区108，在N-GaN基区105之上形成有栅介质层、栅极和发射极。所述漏极101和源极111的材料为Al，栅极109的材料为多晶硅，栅介质层110的材料为SiO2。以上所述，仅是本专利技术的较佳实施例而已，并非是对本专利技术作任何其他形式的限制，而依据本专利技术的技术实质所作本文档来自技高网...

【技术保护点】
1.一种具有量子点结构的绝缘栅双极型晶体管，其特征在于：由下至上依次包括：漏极(101)、P+衬底(102)、N型缓冲层 (103)、N型量子点层(104)、N‑基区(105)、P+阱(106)、P基区(107)、N+接触区(108)、栅极(109)、栅介质层(110)和源极(111) ，所述N型缓冲层 (103)厚度为1‑20 μm，所述N型量子点层(104)厚度为10‑500 nm，所述N‑基区(105)厚度为1‑100 μm，所述P+阱(106)在P基区(107)正下方，所述栅介质层(110)内有栅极(109)，所述P基区(107)与栅介质层(110)和源极(111)相接触部分为N+接触区(108)。

【技术特征摘要】
1.一种具有量子点结构的绝缘栅双极型晶体管，其特征在于：由下至上依次包括：漏极(101)、P+衬底(102)、N型缓冲层(103)、N型量子点层(104)、N-基区(105)、P+阱(106)、P基区(107)、N+接触区(108)、栅极(109)、栅介质层(110)和源极(111)，所述N型缓冲层(103)厚度为1-20μm，所述N型量子点层(104)厚度为10-500nm，所述N-基区(105)厚度为1-100μm，所述P+阱(106)在P基区(107)正下方，所述栅介质层(110)内有栅极(109)，所述P基区(107)与栅介质层(110)和源极(111)相接触部分为N+接触区(108)。2.根据权利要求1所述的一种具有量子点结构的绝缘栅双极型晶体管，其特征在于：所述N型量子点层(104)的量子点尺寸为1-50nm，所述量子点为随机分布的或均匀分布的，所述量子点的密度为1-10×109cm-2。3.根据权利要求1所述的一种具有量子点结构的绝缘栅双极型晶体管，其特征在于：所述N型量子点层(104)是Ge/Si量子点层或InAs/GaAs量子点层或InGaN/GaN量子点层。4.根据权利要求1所...

【专利技术属性】
技术研发人员：庄喆，姜海涛，张雄，崔一平，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32