具有dV/dt可控性和交叉沟槽布置的功率半导体器件制造技术

具有dV/dt可控性和交叉沟槽布置的功率半导体器件。一种功率半导体器件包括：配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中有源区配置成在第一负载端子和第二负载端子之间传导负载电流；至少一个功率单元，其具有延伸到半导体主体中且沿着第一横向方向彼此邻近布置的多个沟槽。沟槽中的每一个具有沿着第二横向方向延伸到有源区中的条纹配置。沟槽在空间上限制多个台面。多个台面包括电连接至有源区内的第一负载端子且配置成传导负载电流的至少一部分的至少一个第一类型台面和配置成不传导负载电流的至少一个第二类型台面。

Power Semiconductor Devices with dV/dt Controllability and Cross Groove Arrangement

Power semiconductor devices with dV/dt controllability and cross groove arrangement. A power semiconductor device includes: an active region for conducting load current; a non-active termination region surrounding the active region; a semiconductor body, which forms each part of the active region and the non-active termination region; a first load terminal and a second load terminal, in which the active region is configured as a first load terminal and a second load terminal. A load current is transmitted between two load terminals; at least one power unit has a plurality of grooves extending into the semiconductor body and adjacent to each other in the first transverse direction. Each of the grooves has a fringe configuration extending along the second transverse direction to the active region. The groove restricts the number of tables in space. The plurality of tables includes at least one first type desktop electrically connected to the first load terminal in the active region and configured to conduct at least a portion of the load current and at least one second type desktop configured to not conduct the load current.

【技术实现步骤摘要】
具有dV/dt可控性和交叉沟槽布置的功率半导体器件
本说明书涉及功率半导体器件的实施例以及处理功率半导体器件的方法的实施例。特别地，本说明书针对具有一个或多个功率单元的功率半导体器件的实施例以及对应的处理方法，该一个或多个功率单元中的每一个都包括具有例如针对dV/dt可控性的相应沟槽电极的至少三个沟槽。
技术介绍
在汽车、消费者和工业应用中的现代器件的许多功能（诸如转换电能和驱动电动机或电机）依赖功率半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个示例）已被用于各种应用，所述各种应用包括但不限于电源和功率变换器中的开关。功率半导体器件通常包括被配置成沿着器件的两个负载端子之间的负载电流路径传导负载电流的半导体主体。进一步地，可以借助于绝缘电极（有时被称为栅极电极）来控制该负载电流路径。例如，在从例如驱动器单元接收对应控制信号时，控制电极可以将功率半导体器件设置在导通状态和阻断状态之一中。在某些情况下，该栅极电极可以被包括在功率半导体器件的沟槽中，其中该沟槽可以展示例如条纹配置或针配置。进一步地，这样的沟槽偶尔包括多于仅一个电极，例如彼此分开布置并且有时还彼此电绝缘的两个或更多电极。例如，沟槽可以包括栅极电极和场电极两者，其中该栅极电极可以与负载端子中的每一个电绝缘，并且其中该场电极可以电连接至负载端子中的一个。通常期望将功率半导体器件的损耗（例如切换损耗）保持为低。例如，可以通过确保短的切换持续时间（例如短的接通持续时间和/或短的关断持续时间）来实现低切换损耗。另一方面，在给定应用中，还可以存在关于电压的最大斜率（dV/dt）和/或负载电流的最大斜率（dI/dt）的要求。
技术实现思路
根据实施例，一种功率半导体器件包括：被配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中该有源区被配置成在第一负载端子和第二负载端子之间传导负载电流；控制端子，其被配置成接收用于控制负载电流的控制信号；至少一个功率单元，其具有延伸到半导体主体中并且沿着第一横向方向彼此邻近布置的多个沟槽。该多个沟槽中的每一个都包括沟槽电极。该沟槽中的每一个都具有沿着第二横向方向延伸到有源区中的条纹配置。该至少一个功率单元中的每一个的多个沟槽包括：至少一个第一类型沟槽，其沟槽电极电连接至控制端子；以及至少一个第二类型沟槽，其沟槽电极或者电连接至不同于控制端子的电位的电位或者是电浮置的（electricallyfloating）。该沟槽在空间上限制多个台面（mesa）。该多个台面包括电连接至有源区内的第一负载端子并且被配置成传导负载电流的至少一部分的至少一个第一类型台面，以及被配置成不传导负载电流的至少一个第二类型台面。该器件进一步包括去耦结构，其被布置在所述至少一个第二类型台面的至少一个内并且将所述至少一个第二类型台面分成至少由有源区中的半导体主体形成的第一区段和至少由终止区中的半导体主体形成的第二区段。根据另一实施例，一种方法包括提供一种功率半导体器件，该功率半导体器件包括：被配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中该有源区被配置成在第一负载端子和第二负载端子之间传导负载电流；控制端子，其被配置成接收用于控制负载电流的控制信号；至少一个功率单元，其具有延伸到半导体主体中并且沿着第一横向方向彼此邻近布置的多个沟槽。该多个沟槽中的每一个都包括沟槽电极。该沟槽中的每一个都具有沿着第二横向方向延伸到有源区中的条纹配置。该至少一个功率单元中的每一个的多个沟槽包括：至少一个第一类型沟槽，其沟槽电极电连接至控制端子；以及至少一个第二类型沟槽，其沟槽电极或者电连接至不同于控制端子的电位的电位或者是电浮置的。该沟槽在空间上限制多个台面。该多个台面包括电连接至有源区内的第一负载端子并且被配置成传导负载电流的至少一部分的至少一个第一类型台面，以及被配置成不传导负载电流的至少一个第二类型台面。该方法进一步包括提供去耦结构，该去耦结构被布置在所述至少一个第二类型台面的至少一个内并且将所述至少一个第二类型台面分成至少由有源区中的半导体主体形成的第一区段和至少由终止区中的半导体主体形成的第二区段。在阅读下面的详细描述时并且在查看附图时，本领域技术人员将会认识到附加特征和优点。附图说明图中的部分不一定按照比例，代替地将重点放在图示本专利技术的原理上。此外，在图中，相似的参考数字指定对应的部分。在图中：图1示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；图2-4中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；图5A-B中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；图6示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；图7示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平横截面的区段；图8-9中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；图10-15中每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影（projection）的区段；图16-17中每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；图18示意性且示例性地图示根据一个或多个实施例的方法；图19A-B示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段和垂直横截面的区段；图20-21中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；图22A-B中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；图23A-C中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；以及图24示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段。具体实施方式在下面的详细描述中，对形成其一部分并且在其中以可在其中实行本专利技术的说明性具体实施例的方式示出的附图进行参考。在这个方面，诸如“顶部”、“底部”、“在……以下”、“前”、“后”、“背面”、“领先”、“落后”、“在……以上”等的方向术语可以参考正被描述的图的取向来使用。因为实施例的部分能够定位在多个不同取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离本专利技术的范围的情况下，可以利用其他实施例并且可以作出结构或逻辑改变。因此，不要以限制性意义理解下面的详细描述，并且由所附权利要求来限定本专利技术的范围。现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在图中图示。每个示例都通过解释来提供，并且不意味着是本专利技术的限制。例如，图示或描述为一个实施例的一部分的特征能够用在其他实施例上或结合其他实施例来使用以产生还有的另外实施例。旨在本专利技术包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。本文档来自技高网...

【技术保护点】
1.一种功率半导体器件（1），包括：‑ 被配置成传导负载电流的有源区（1‑2）；‑ 围绕有源区（1‑2）的非有源终止区（1‑3）；‑ 半导体主体（10），其形成有源区（1‑2）和非有源终止区（1‑3）中的每一个的一部分；‑ 第一负载端子（11）和第二负载端子（12），其中该有源区（1‑2）被配置成在第一负载端子（11）和第二负载端子（12）之间传导负载电流；‑ 控制端子（13），被配置成接收用于控制负载电流的控制信号；‑ 至少一个功率单元（1‑1），其具有延伸到半导体主体（10）中并且沿着第一横向方向（X）彼此邻近布置的多个沟槽（14、15、16），其中‑多个沟槽（14、15、16）中的每一个包括沟槽电极（141、151、161），并且其中该沟槽（14、15、16）中的每一个具有沿着第二横向方向（Y）延伸到有源区（1‑2）中的条纹配置，其中所述至少一个功率单元（1‑1）中的每个的该多个沟槽（14、15、16）包括其沟槽电极（141）电连接至控制端子（13）的至少一个第一类型沟槽（14），以及至少一个第二类型沟槽（15、16），其沟槽电极（151、161）被电连接到与控制端子（13）的电位不同的电位或者是电浮置的，并且其中‑该沟槽（14、15、16）在空间上限制多个台面（17、18），该多个台面（17、18）包括电连接至有源区（1‑2）内的第一负载端子（11）并且被配置成传导负载电流的至少一部分的至少一个第一类型台面（17），以及被配置成不传导负载电流的至少一个第二类型台面（18）；‑ 去耦结构（19），其被布置在所述至少一个第二类型台面（18）的至少一个内并且将至少一个第二类型台面（18）分成至少由有源区（1‑2）中的半导体主体（10）形成的第一区段（181）和至少由终止区（1‑3）中的半导体主体（10）形成的第二区段（182）。...

【技术特征摘要】
2017.05.29 DE 102017111595.11.一种功率半导体器件（1），包括：-被配置成传导负载电流的有源区（1-2）；-围绕有源区（1-2）的非有源终止区（1-3）；-半导体主体（10），其形成有源区（1-2）和非有源终止区（1-3）中的每一个的一部分；-第一负载端子（11）和第二负载端子（12），其中该有源区（1-2）被配置成在第一负载端子（11）和第二负载端子（12）之间传导负载电流；-控制端子（13），被配置成接收用于控制负载电流的控制信号；-至少一个功率单元（1-1），其具有延伸到半导体主体（10）中并且沿着第一横向方向（X）彼此邻近布置的多个沟槽（14、15、16），其中-多个沟槽（14、15、16）中的每一个包括沟槽电极（141、151、161），并且其中该沟槽（14、15、16）中的每一个具有沿着第二横向方向（Y）延伸到有源区（1-2）中的条纹配置，其中所述至少一个功率单元（1-1）中的每个的该多个沟槽（14、15、16）包括其沟槽电极（141）电连接至控制端子（13）的至少一个第一类型沟槽（14），以及至少一个第二类型沟槽（15、16），其沟槽电极（151、161）被电连接到与控制端子（13）的电位不同的电位或者是电浮置的，并且其中-该沟槽（14、15、16）在空间上限制多个台面（17、18），该多个台面（17、18）包括电连接至有源区（1-2）内的第一负载端子（11）并且被配置成传导负载电流的至少一部分的至少一个第一类型台面（17），以及被配置成不传导负载电流的至少一个第二类型台面（18）；-去耦结构（19），其被布置在所述至少一个第二类型台面（18）的至少一个内并且将至少一个第二类型台面（18）分成至少由有源区（1-2）中的半导体主体（10）形成的第一区段（181）和至少由终止区（1-3）中的半导体主体（10）形成的第二区段（182）。2.根据权利要求1所述的功率半导体器件（1），其中该去耦结构（19）在所述至少一个第二类型台面（18）的垂直横截面内提供电绝缘。3.根据权利要求1或2所述的功率半导体器件（1），其中该去耦结构（19）包括填充所述至少一个第二类型台面（18）的垂直横截面的绝缘体（1912）。4.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）沿着垂直方向（Z）至少延伸与在横向上限定所述至少一个第二类型台面（18）的两个沟槽（14）中的每一个一样远。5.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）在第二横向方向（Y）上具有小于所述至少一个第二类型台面（18）在第二横向方向（Y）上的总延伸的5%的总延伸。6.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）被配置成使第一区段（181）从第二区段（182）电去耦。7.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）被进一步配置成使第二类型台面（18）从第一类型台面（17）电去耦。8.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）展现与第一区段（181）的垂直横截面相关欧姆电阻的至少10倍一样大的垂直横截面相关欧姆电阻。9.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）包括在横向上限制所述至少一个第二类型台面（18）的两个沟槽（14、16）的相应间隔沟槽区段（148、168）。10.根据前述权利要求中的一项所述的功率半导体器件（1），其中该去耦结构（19）包括交叉沟槽布置（191），其延伸通过沿着第一横向方向（X）在多个沟槽（14、15、16）的至少两个之间的所述至少一个台面（18）。11.根据权利要求10所述的功率半导体器件（1），其中该交叉沟槽布置（191）延伸通过至少一个功率单元（1-1）的多个台面（17、18）中的每一个。12.根据权利要求10或11所述的功率半导体器件（1），其中该交叉沟槽布置（191）包括至少一个第一交叉沟槽段（191-1）和至少一个第二交叉沟槽段（191-2），该至少一个第二交叉沟槽段（191-2）沿着第一横向方向（X）和第二横向方向（Y）中的每一个在横向上从第一交叉沟槽段（191-1）移位。13.根据前述权利要求10至12中的一项所述的功率半导体器件（1），其中所述交叉沟槽布置（191）形成了具有相交沟槽的T结（197），相交的沟槽是第一类型沟槽（14）和第二类型沟槽（16）中的一个，并且其中T结（197）包括一个或多个沟槽锥形区段（1971）。14.根据权利要求13所述的功率半导体器件（1），其中T结（197）的深度小于相交的沟槽（14、16）的深度的105%，所述深度存在于有源区（1-2）中。15.根据前述权利要求10至14中的一项所述的功率半导体器件（1），其中所述交叉沟槽布置（191）包括与沟槽电极（141）中的至少一个电连接的交叉沟槽电极（...

【专利技术属性】
技术研发人员：M比纳，M戴内泽，I迪恩施托费尔，E格里布尔，C耶格，JG拉文，C莱恩德茨，FD普菲尔施，A菲利普，
申请(专利权)人：英飞凌科技股份有限公司，英飞凌科技德累斯顿有限责任公司，
类型：发明
国别省市：德国,DE