一种N型隧穿场效应晶体管及其制作方法技术

本发明专利技术公开了一种N型隧穿场效应晶体管及其制作方法，该晶体管包括：半导体衬底；沟道区，形成于所述半导体衬底上；P型源区，形成于所述半导体衬底上，位于所述沟道区的第一侧，所述P型源区具有P

【技术实现步骤摘要】
一种N型隧穿场效应晶体管及其制作方法
本专利技术涉及集半导体
，尤其涉及一种N型隧穿场效应晶体管及其制作方法。
技术介绍
在现有技术中，CMOS技术的发展一直遵循着摩尔定律，尺寸不断按比例缩小，集成度不断提高，成本不断下降，集成电路的性能不断提升，但CMOS器件尺寸的不断减小也带来了一系列问题，首当其冲的就是能耗问题。由于电源电压减小的速度远小于器件尺寸缩小的速度，因此能耗密度必然大幅增加，当芯片的能耗密度大于100W/cm2时，这种产品就基本失去了实用价值，所以这种经典的摩尔定律是难以无限持续的，必将会遇到能耗的极限瓶颈。解决能耗问题的一种方法就是降低器件亚阈值摆幅，从而在保证开态电流Ion的同时能够降低关断电流Ioff。而CMOS器件的亚阈值摆幅存在一个极限值60mv/dec，要突破此极限的限制，就必须抛弃传统的漂移扩散机理，而隧穿晶体管(Tunnelfield～effecttransistor，TFET)器件的工作则以载流子的量子隧穿效应为基础，其理论上可以实现超陡亚阈值斜率，TFET器件在低功耗应用领域的优势也逐渐显现，已经成为后摩尔时代一种极具发展潜力的新原理器件。然本文档来自技高网...

【技术保护点】
1.一种N型隧穿场效应晶体管，其特征在于，包括：半导体衬底；沟道区，形成于所述半导体衬底上；P型源区，形成于所述半导体衬底上，位于所述沟道区的第一侧，所述P型源区具有P+型掺杂；N型漏区，形成于所述半导体衬底上，位于所述沟道区中与所述第一侧相对的第二侧，所述N型漏区具有N+型掺杂；栅极，设置在所述沟道区的第三侧，所述栅极与所述沟道区间设置有栅氧层；隔离区，设置在所述沟道区与所述N型漏区间的漏体结所在区域处，所述隔离区填充有预设隔离氧化物，所述隔离区与所述栅氧层交叠，所述隔离区用于隔离所述N型漏区与所述沟道区间的电子，避免在所述漏体结所在区域处发生隧穿。

【技术特征摘要】
1.一种N型隧穿场效应晶体管，其特征在于，包括：半导体衬底；沟道区，形成于所述半导体衬底上；P型源区，形成于所述半导体衬底上，位于所述沟道区的第一侧，所述P型源区具有P+型掺杂；N型漏区，形成于所述半导体衬底上，位于所述沟道区中与所述第一侧相对的第二侧，所述N型漏区具有N+型掺杂；栅极，设置在所述沟道区的第三侧，所述栅极与所述沟道区间设置有栅氧层；隔离区，设置在所述沟道区与所述N型漏区间的漏体结所在区域处，所述隔离区填充有预设隔离氧化物，所述隔离区与所述栅氧层交叠，所述隔离区用于隔离所述N型漏区与所述沟道区间的电子，避免在所述漏体结所在区域处发生隧穿。2.如权利要求1所述的N型隧穿场效应晶体管，其特征在于，所述预设隔离氧化物包括二氧化硅和/或氧化铝。3.如权利要求1所述的N型隧穿场效应晶体管，其特征在于，所述沟道区具有N-型掺杂或P-型掺杂，掺杂的浓度范围为e15/cm3～e17/cm3。4.如权利要求1所述的N型隧穿场效应晶体管，其特征在于，所述P型源区的P+型掺杂的浓度范围为e...

【专利技术属性】
技术研发人员：卜建辉，李多力，蔡小五，罗家俊，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11