三维存储器及其制造方法技术

本发明专利技术公开了一种三维存储器及其制造方法。其中，三维存储器包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。

【技术实现步骤摘要】
三维存储器及其制造方法
本专利技术涉及半导体
，尤其涉及一种三维存储器及其制造方法。
技术介绍
随着科技的发展，人们生活中的便携式电子设备越来越多，比如数码相机、MP3、平板电脑和智能手机等。因此，非易失性的存储市场也得到了快速成长。由于具有集成密度高、单位比特成本低和可靠性高等众多优点，NAND占据了绝大部分的非易失性存储市场。然而，伴随着半导体器件的尺寸越来越小，NAND的可靠性及性能也越来越低，也就是说，NAND面临着二维结构尺寸无法继续缩小的瓶颈。为了提高NAND的可靠性和性能，产生了三维NAND。为了进一步提高存储容量，还产生了多通道(比如双通道(DualChannel)等)三维NAND。但是，相关技术中，在多通道三维NAND的三维存储器中，受制造工艺的限制，使得当在字线(WL)上施加电压时，沟道的电流比较小，严重影响了半导体器件的操作性能。
技术实现思路
为解决现有存在的技术问题，本专利技术实施例提供一种三维存储器及其制造方法。本专利技术实施例的技术方案是这样实现的：本专利技术实施例提供了一种三维存储器，包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。上述方案中，所述存储器层具有沿所述方向朝向所述导电连接层的底面，所述底面不低于所述导电连接层的顶面；所述沟道层还覆盖所述底面。上述方案中，所述底面为沿自所述下沟道柱指向导电连接层的方向凹陷的弧形。上述方案中，所述沟道层与导电连接层的材料相同。上述方案中，所述材料为多晶硅。上述方案中，所述存储器层包括沿所述上沟道柱的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层。本专利技术实施例还提供了了一种三维存储器的制造方法，包括：提供基底结构，所述基底结构包括栅极叠层结构，以及穿过部分所述栅极叠层结构的下沟道柱和导电连接层，所述栅极叠层结构包括若干层间隔排列的栅极，所述下沟道柱与导电连接层沿所述栅极的堆叠方向依次设置；形成穿过部分所述栅极叠层结构的上沟道孔，所述上沟道孔穿过部分所述导电连接层的表层；形成存储器材料层，所述存储器材料层至少覆盖所述上沟道孔的侧壁和导电连接层的顶面；对所述存储器材料层进行刻蚀，以去除覆盖在所述顶面以及所述侧壁下端上的存储器材料层从而形成存储器层，所述存储器层位于所述顶面之上；形成至少覆盖所述存储器层的沟道层，所述沟道层的下端延伸至所述导电连接层内并与所述导电连接层接触。上述方案中，对所述存储器材料层进行刻蚀的步骤包括：形成牺牲介质层，所述牺牲介质层覆盖所述上沟道孔内的存储材料层，且部分所述牺牲介质层位于所述栅极叠层结构的顶表面之上；进行第一刻蚀，以去除所述上沟道孔底部的所述牺牲介质层和存储器材料层；进行第二刻蚀，以去除所述牺牲介质层和存储器材料层靠近所述导电连接层的一端；进行第三刻蚀，以去除覆盖在所述侧壁的下端上的存储器材料层，从而形成所述存储器层。上述方案中，所述进行第一刻蚀的步骤包括：采用第一干法刻蚀工艺进行第一刻蚀；或者，依次采用第一干法刻蚀工艺和第二干法刻蚀工艺进行第一刻蚀；其中，所述第二干法刻蚀工艺使用NH3的氢源和NF3的氟源来执行。上述方案中，所述进行第二刻蚀的步骤包括：采用第二干法刻蚀工艺进行第二刻蚀；其中，所述第二干法刻蚀工艺使用NH3的氢源和NF3的氟源来执行。上述方案中，所述进行第三刻蚀的步骤包括：利用湿法刻蚀工艺进行第三刻蚀。上述方案中，所述牺牲介质层的材料为多晶硅。上述方案中，还包括：去除所述牺牲介质层。上述方案中，所述存储器材料层包括沿所述上沟道孔的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层。上述方案中，所述导电连接层的材料为多晶硅。本专利技术实施例提供的三维存储器及其制造方法，提供基底结构，所述基底结构包括栅极叠层结构，以及穿过部分所述栅极叠层结构的下沟道柱和导电连接层，所述栅极叠层结构包括若干层间隔排列的栅极，所述下沟道柱与导电连接层沿所述栅极的堆叠方向依次设置；形成穿过部分所述栅极叠层结构的上沟道孔，所述上沟道孔穿过部分所述导电连接层的表层；形成存储器材料层，所述存储器材料层至少覆盖所述上沟道孔的侧壁和导电连接层的顶面；对所述存储器材料层进行刻蚀，以去除覆盖在所述顶面以及所述侧壁下端上的存储器材料层从而形成存储器层，所述存储器层位于所述顶面之上；形成至少覆盖所述存储器层的沟道层，所述沟道层的下端延伸至所述导电连接层内并与所述导电连接层接触，在制造过程中，由于形成的存储器层位于导电连接层的顶面之上，从而使得存储器层不延伸至导电连接层内，也就是说，上沟道里不会存在残留的绝缘层，如此，当在WL施加电压时，沟道的电流就会增加，从而使驱动电流增大，大的驱动电流能够保证存储单元进行正常的读取、存储操作，保证了半导体器件的操作性能，也就是说，保证了半导体器件的可靠性。附图说明图1A-1B为本专利技术实施例一种三维存储器结构在不同制作阶段的剖面示意图；图1C为本专利技术实施例图1B所示结构中L型底部的局部示意图；图2为本专利技术实施例三维存储器的制造方法流程示意图；图3为图2中步骤204的具体实现流程示意图；图4A为本专利技术实施例沉积牺牲介质层后所形成的结构剖面示意图；图4B为本专利技术实施例去除导电连接层底部的牺牲介质层后所形成的结构剖面示意图；图4C为本专利技术实施例进行第一刻蚀后所形成的结构剖面示意图；图4D为本专利技术实施例进行第二刻蚀后所形成的结构剖面示意图；图4E为本专利技术实施例进行第三刻蚀后所形成的结构剖面示意图；图4F为本专利技术实施例去除牺牲介质层后所形成的结构剖面示意图；图4G为本专利技术实施例沉积沟道层后所形成的结构剖面示意图；图5为采用本专利技术实施例的制造方法所形成的一种三维存储器结构剖面示意图。附图标记说明：11-栅极；12-层间绝缘层；13-上沟道孔；14-导电连接层；15-存储器材料层；151-阻挡介质层；152存储介质层；153-隧穿介质层；16-沟道层；17-牺牲层；18-牺牲介质层。具体实施方式下面结合附图及实施例对本专利技术再作进一步详细的描述。需要说明的是，本文中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。为了提高存储容量，产生了多通道三维NAND。在多通道三维NAND中，存储器(也可以称为半导体器件)具有栅极叠层(英文可以称为deck)结构。该栅极叠层结构包括沿垂直方向依次设置的下叠层结构、中间介质层和上叠层结构。下沟道柱穿过下叠层结构，导电连接层穿过中间介质层，上沟道柱穿过上叠层结构。下沟道柱与上沟道柱通过设置在两者之间的导电连接层电连接。上、下叠层结构均包括沿垂直方向交替设置的层间绝缘层和栅极。制造上沟道柱时，如图1A所示，一种实施方式是：交替地堆叠栅极11和层间绝缘层12后，形成穿过所述层间绝缘层12和栅极11的上沟道孔13，上沟道孔13穿过导电连接层14的表层，从而在导电连接层14上形成凹陷区；然后形成覆盖上沟道孔13的侧壁、凹陷区、交叠的层间绝缘层12和栅极11的顶端的存储器材料层15(如图1A所示本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于，包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：栅极叠层结构，包括若干层间隔排列的栅极；穿过所述栅极叠层结构的沟道结构，所述沟道结构包括沿所述栅极的堆叠方向依次设置的下沟道柱、导电连接层、上沟道柱；所述上沟道柱包括：沟道层，下端延伸至所述导电连接层内并与所述导电连接层接触；存储器层，环绕部分所述沟道层，且位于所述导电连接层的顶面之上。2.如权利要求1所述的三维存储器，其特征在于，所述存储器层具有沿所述方向朝向所述导电连接层的底面，所述底面不低于所述导电连接层的顶面；所述沟道层还覆盖所述底面。3.如权利要求2所述的三维存储器，其特征在于，所述底面为沿自所述下沟道柱指向导电连接层的方向凹陷的弧形。4.如权利要求1所述的三维存储器，其特征在于，所述沟道层与导电连接层的材料相同。5.如权利要求4所述的三维存储器，其特征在于，所述材料为多晶硅。6.如权利要求1所述的三维存储器，其特征在于，所述存储器层包括沿所述上沟道柱的径向向内的方向依次设置的阻挡介质层、存储介质层、隧穿介质层。7.一种三维存储器的制造方法，其特征在于，包括：提供基底结构，所述基底结构包括栅极叠层结构，以及穿过部分所述栅极叠层结构的下沟道柱和导电连接层，所述栅极叠层结构包括若干层间隔排列的栅极，所述下沟道柱与导电连接层沿所述栅极的堆叠方向依次设置；形成穿过部分所述栅极叠层结构的上沟道孔，所述上沟道孔穿过部分所述导电连接层的表层；形成存储器材料层，所述存储器材料层至少覆盖所述上沟道孔的侧壁和导电连接层的顶面；对所述存储器材料层进行刻蚀，以去除覆盖在所述顶面以及所述侧壁下端上的存储器材料层从而形成存储器层，所述存储器层位于所述顶面...

【专利技术属性】
技术研发人员：张若芳，王恩博，杨号号，徐前兵，胡禺石，张富山，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42