制造相移掩模的方法和制造半导体器件的方法技术

提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。

Method of fabricating phase shift mask and method of fabricating semiconductor devices

A method for manufacturing phase shift mask and a method for manufacturing semiconductor devices are provided. The method of manufacturing phase shift mask includes preparing transmission substrate, the first mask area and the second mask area surrounding the first mask area are limited on the transmission substrate. In the first mask area, the main pattern is formed with a first pitch in the first direction and in the second direction perpendicular to the first direction. Each of the main patterns has a first area. In at least one line, the auxiliary pattern is formed around the main pattern with the first pitch. Each auxiliary pattern has a second area smaller than the first area. In the second mask area, the imaginary pattern is formed into multiple rows. The imaginary pattern is surrounded by the auxiliary pattern with the first pitch. Each of the imaginary patterns has a third area larger than the first area.

【技术实现步骤摘要】
制造相移掩模的方法和制造半导体器件的方法
这里描述的一个或更多个实施方式涉及制造相移掩模的方法和制造半导体器件的方法。
技术介绍
增加半导体器件的集成度持续成为系统设计者的目标。根据一些方法，集成度可以通过减小单位单元的面积特别是单位单元中的电容器所占据的面积而增加。然而，如果单位单元或电容器的面积减小得太多，则会无法实现诸如DRAM的半导体器件所需的电容。此外，这样的器件中的下电极的大高宽比会导致下电极在电介质膜形成之前倒塌或断裂。
技术实现思路
根据一个或更多个实施方式，一种制造相移掩模的方法包括：准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上；以及在第一掩模区域中形成在第一方向和垂直于第一方向的第二方向上具有第一节距的主图案，主图案的每个具有第一面积；以至少一行形成围绕主图案并具有第一节距的辅助图案，辅助图案的每个具有小于第一面积的第二面积；以及在第二掩模区域中以多个行形成围绕辅助图案并具有第一节距的虚设图案，虚设图案的每个具有大于第一面积的第三面积。根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括在其上限定单元区域和围绕单元区域的外部区域的半导体衬底上形成材料层、在材料层上顺序地形成模制层和支撑物形成层、通过蚀刻模制层和支撑物形成层而形成暴露材料层的多个孔、通过将导电材料覆到所述多个孔的内壁上而形成多个下电极、以及使用利用相移掩模的光刻工艺蚀刻支撑物形成层以形成多个敞开区域并形成连接所述多个下电极的支撑物，其中：相移掩模在透射衬底上包括：以第一节距布置的主图案，主图案的每个具有第一面积；围绕主图案并以第一节距布置的辅助图案，辅助图案的每个具有小于第一面积的第二面积；以及围绕辅助图案并以第一节距布置的虚设图案，虚设图案的每个具有大于第一面积的第三面积。根据一个或更多个另外的实施方式，一种制造半导体器件的方法包括：在半导体衬底上在第一方向和垂直于第一方向的第二方向上形成下电极；以及形成连接并支撑下电极的支撑物，支撑物具有使下电极的每个的一些部分敞开的敞开区域并且具有拥有四个边缘的平面形状，其中四个边缘中在第一方向上彼此面对的第一对成直线，以及其中四个边缘中在第二方向上彼此面对的第二对成波形。附图说明通过参照附图详细描述示例性实施方式，特征将对本领域技术人员变得明显，附图中：图1示出相移掩模的布局实施方式；图2示出图1中的部分II的放大图；图3示出相移掩模的蜂巢结构的一实施方式；图4示出连接与相移掩模的辅助图案相邻的虚设图案的中心的边界线的一实施方式；图5A和5B示出基于相移掩模的图案形状而透射的照射光的强度的一比较示例和一实施方式；图6示出半导体器件的下电极、支撑物和衬底的一实施方式；图7示出图6中的区域A的放大图；图8示出图6中的区域B的放大图；图9示出图6中的区域C的放大透视图；图10示出制造半导体器件的方法的一实施方式；以及图11A至11I是示出制造半导体器件的方法的一实施方式的各阶段的沿图6中的线D-D'截取的剖视图。具体实施方式图1示出相移掩模100的平面布局实施方式，相移掩模100可以包括透射衬底110。透射衬底110可以包括在中央部分处的第一掩模区域120、围绕第一掩模区域120并位于外部部分处的第二掩模区域140、以及在第一掩模区域120与第二掩模区域140之间的边界区域160。透射衬底110可以是例如包括易熔硅土(silica)或二氧化硅(SiO2)的石英衬底。掩模图案可以形成在透射衬底110上。在另一实施方式中，掩模图案的形状和/或布置可以是不同的。掩模图案可以包括将在半导体衬底上形成的精细图案，例如用于防止栅极、器件隔离膜、通路或下电极的倒塌的支撑物的敞开区域。掩模图案可以形成为单个层或单个膜。掩模图案可以反转照射光的相位。在一个实施方式中，掩模图案可以形成为包括相移材料。相移材料可以包括例如钼(Mo)、硅(Si)、钛(Ti)、钽(Ta)、镍(Ni)和铝(Al)中的至少一种。掩模图案可以透过特定波长带中的光并阻挡一个或更多个其它波长带中的光。例如，掩模图案可以仅透过特定波长带中的光。在一个实施方式中，掩模图案可以透过i线(i-line)光并阻挡其余波长带中的光。因此，掩模图案可以具有仅透过特定波长带中的光的带通滤波器的特性。对在半导体衬底上形成精细图案的工艺的需求稳步增长。结果，已对使用相移掩模的负色调显影(NTD)工艺持续进行了研究和开发。用于在相移掩模中形成掩模图案的技术与形成在半导体衬底上的精细图案的精确度密切相关。例如，当形成掩模图案时，如果未适当地考虑光学邻近效应，则精细图案的线宽上会发生变形。结果，精细图案的线形性(linearity)会降低。这最终会不利地影响半导体器件的特性。为了解决该问题，根据一个实施方式，相移掩模100允许光学邻近校正(OPC)。根据一个实施方式，多个虚设图案104(例如参见图2)可以形成在相移掩模100中以防止旁瓣(sidelobe)问题。因此，使用相移掩模100制造半导体器件的方法S200(例如参见图10)可以被提供。根据该方法，相移掩模100具有能够形成低于极限分辨率的线宽并且可以例如经由包括曝光工艺和显影工艺的光刻工艺而形成的掩模图案。图2示出图1中的部分II的放大图，用于显示根据一实施方式的相移掩模中的主图案、辅助图案和虚设图案的形状和布置。参照图2和6，多个主图案102具有布置在第一方向(X方向)和垂直于第一方向(X方向)的第二方向(Y方向)上的第一节距。主图案102的每个在第一掩模区域120中具有第一面积。多个辅助图案106围绕多个主图案102并以与第一节距相同的节距布置。辅助图案106的每个在边界区域160中具有小于第一面积的第二面积。多个虚设图案104围绕多个辅助图案106并以与第一节距相同的节距布置。虚设图案104的每个在第二掩模区域140中具有大于第一面积的第三面积。多个主图案102和多个虚设图案104可以形成为蜂巢结构。多个辅助图案106可以在边界区域160中形成为一行，但是在一个实施方式中可以形成为多行。相邻主图案102之间的第一间距102S比相邻辅助图案106之间的第二间距106S窄，并且比相邻虚设图案104之间的第三间距104S宽。这是因为相邻主图案102之间的中心距离102P、相邻虚设图案104之间的中心距离104P和相邻辅助图案106之间的中心距离106P可以近似等于第一节距。此外，多个主图案102的每个、多个虚设图案104的每个以及多个辅助图案106的每个可以具有四边形形状，并且各自的透射率可以基本上彼此相等。在包括具有大高宽比的电容器的半导体器件200(例如诸如DRAM)的情况下，支撑物230可以防止构成电容器的下电极220倒塌。支撑物230可以形成为包括用于顺畅地执行后续工艺的多个敞开区域OP。然而，如上所述，当使用相移掩模100(其包括用于获得等于或小于极限分辨率的线宽的掩模图案)在半导体衬底210上形成精细图案时，在形成高度密集且均匀的多个敞开区域OP方面存在若干困难。第一，单元区域210C的边缘附近的敞开区域中会发生不良分布。支撑物230可以具有在单元区域210C的边缘周围的檐部，并且外部单元区域210P的全部可以被去除。在与相移掩模100的檐本文档来自技高网...

【技术保护点】
1.一种制造相移掩模的方法，所述方法包括：准备透射衬底，第一掩模区域和围绕所述第一掩模区域的第二掩模区域被限定在所述透射衬底上；以及在所述第一掩模区域中形成在第一方向和垂直于所述第一方向的第二方向上具有第一节距的主图案，所述主图案的每个具有第一面积；以至少一行形成围绕所述主图案并具有所述第一节距的辅助图案，所述辅助图案的每个具有小于所述第一面积的第二面积；以及在所述第二掩模区域中以多个行形成虚设图案，所述虚设图案围绕所述辅助图案并且具有所述第一节距，所述虚设图案的每个具有大于所述第一面积的第三面积。

【技术特征摘要】
2017.05.25 KR 10-2017-00648921.一种制造相移掩模的方法，所述方法包括：准备透射衬底，第一掩模区域和围绕所述第一掩模区域的第二掩模区域被限定在所述透射衬底上；以及在所述第一掩模区域中形成在第一方向和垂直于所述第一方向的第二方向上具有第一节距的主图案，所述主图案的每个具有第一面积；以至少一行形成围绕所述主图案并具有所述第一节距的辅助图案，所述辅助图案的每个具有小于所述第一面积的第二面积；以及在所述第二掩模区域中以多个行形成虚设图案，所述虚设图案围绕所述辅助图案并且具有所述第一节距，所述虚设图案的每个具有大于所述第一面积的第三面积。2.如权利要求1中所述的方法，其中：所述主图案布置成蜂巢结构，第一数量的所述主图案布置在六边形的顶点处，并且所述主图案中的一个在所述六边形的中心点处，所述第一数量的所述主图案和所述主图案中的所述一个形成六边形结构，在所述六边形结构的所述顶点处的所述第一数量的所述主图案分别在六个不同六边形结构的中心点处，以及所述主图案中的在所述六边形结构的所述中心点处的所述一个是在所述六个不同六边形结构的每个的顶点处的所述主图案中的一个，所述六个不同六边形结构共用所述主图案中的所述一个。3.如权利要求2中所述的方法，其中所述虚设图案和所述主图案具有相同的结构。4.如权利要求1中所述的方法，其中所述辅助图案形成在所述第一掩模区域与所述第二掩模区域之间的边界中。5.如权利要求1中所述的方法，其中：四条边界线通过连接所述虚设图案当中与所述辅助图案相邻的虚设图案的中心而虚拟地形成，以及在所述四条边界线当中，在所述第一方向上彼此面对的两条边界线成直线，在所述第二方向上彼此面对的两条边界线成波形。6.如权利要求1中所述的方法，其中所述主图案之间的第一间距小于所述辅助图案之间的第二间距并且大于所述虚设图案之间的第三间距。7.如权利要求1中所述的方法，其中所述主图案的每个、所述辅助图案的每个和所述虚设图案的每个具有四边形形状和相同的透射率。8.一种制造半导体器件的方法，所述方法包括：在半导体衬底上形成材料层，单元区域和围绕所述单元区域的外部区域被限定在所述半导体衬底上；在所述材料层上顺序地形成模制层和支撑物形成层；通过蚀刻所述模制层和所述支撑物形成层而形成暴露所述材料层的多个孔；通过将导电材料覆到所述多个孔的内壁上而形成多个下电极；以及使用利用相移掩模的光刻工艺蚀刻所述支撑物形成层以形成多个敞开区域并形成连接所述多个下电极的支撑物，其中：所述相移掩模在透射衬底上包括：以第一节距布置的主图案，所述主图案的每个具有第一面积，围绕所述主图案并以所述第一节距布置的辅助图案，所述辅助图案的每个具有小于所述第一面积的第二面积，以及围绕所述辅助图案并以所述第一节距布置的虚设图案，所述虚设图...

【专利技术属性】
技术研发人员：金载熙，黄灿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR