具有嵌入式内存的系统级封装内存模块技术方案

本发明专利技术公开了一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分，以及所述内存电路和所述基板之间没有直接的金属连接。因为所述系统级封装内存模块可被客制化以因应不同的内存电路和非内存电路，所以所述系统级封装内存模块具有优化的效能、效率以及成本的一组合。

【技术实现步骤摘要】
具有嵌入式内存的系统级封装内存模块原申请案的申请日为2014年10月23日，申请号为201410573292.8，以及专利技术名称为“具有嵌入式内存的系统级封装内存模块”。
本专利技术涉及一种具有嵌入式内存的系统级封装内存模块。
技术介绍
一般说来，内存电路通常会基于特定工业标准(例如联合电子设备工程会议(JointElectronicDeviceEngineeringCouncil,JEDEC))而被设计成独立于应用逻辑电路的标准内存电路。也就是说基于特定工业标准，内存电路是被设计成适用于各种不同应用逻辑电路的标准内存电路。在应用逻辑电路中，应用逻辑电路需要内存控制器以控制标准内存电路与应用逻辑电路之间的沟通。因为内存控制器必须和各种不同的标准内存电路沟通，所以在应用逻辑电路中的内存控制器倾向被设计具有次佳化的效能、效率以及成本，以因应各种不同的标准内存电路。然而，现在业界倾向于提供内存电路的已知良好芯片(knowngooddie)以方便和应用逻辑电路整合于系统级封装(SysteminPackage,SIP)模块。因为应用逻辑电路仅需和内存电路的确认好芯片沟通，所以如果应用逻辑电路中的内存控制器还是被设计成具有次佳化的效能、效率以及成本，以因应各种不同的标准内存电路，则系统级封装模块将不会发挥最大效能。
技术实现思路
本专利技术的一实施例公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一内存控制器、一内存电路和一基板，其中所述非内存电路、所述内存控制器和所述内存电路是堆栈后共同封装于所述基板之上，所述内存电路与所述内存控制器是形成在同一片半导体芯片上，且所述内存电路和所述基板之间没有直接的金属连接。本专利技术的另一实施例公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块包含一非内存电路、一基板和一内存电路。所述非内存电路具有一第一部分和一第二部分。所述基板具有一窗口以及所述基板电连接所述非内存电路的第二部分。所述内存电路设置于所述基板的窗口且电连接所述非内存电路的第一部分。所述内存电路和所述基板之间没有直接的金属连接，在所述内存电路和所述基板之间存在间隙，以及所述间隙被树脂填充。本专利技术公开一种具有嵌入式内存的系统级封装内存模块。所述系统级封装内存模块是整合一内存电路(嵌入式动态随机存取内存)、一非内存电路(逻辑电路)和一基板于一系统级封装内，所以本专利技术可缩小所述系统级封装内存模块的面积。另外，因为本专利技术的系统级封装内存模块可被客制化以因应不同的内存电路(嵌入式动态随机存取内存)和非内存电路(逻辑电路)，所以本专利技术的系统级封装内存模块具有优化的效能、效率以及成本的一组合。附图说明图1是本专利技术的一第一实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图2是本专利技术的一第二实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图3是本专利技术的一第三实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图4A是本专利技术的一第四实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图4B是说明系统级封装内存模块的爆炸示意图。图4C是本专利技术的一第五实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图5是本专利技术的一第六实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图6是本专利技术的一第七实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图7是本专利技术的一第八实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图8是本专利技术的一第九实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图9是本专利技术的一第十实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图10是本专利技术的一第十一实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图11是本专利技术的一第十二实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图12是本专利技术的一第十三实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图13A是本专利技术的一第十四实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。图13B是本专利技术的一第十五实施例公开一种具有嵌入式内存的系统级封装内存模块的示意图。其中，附图标记说明如下：100、200、300、400、500、600、700、800、系统级封装内存模块900、1000、1100、1200、1300、1400、450102、202、302高速缓存内存电路104、204、304内存控制器106、206、306动态随机存取内存电路108、208、406、506、606、706、1006基板310第一可重构总线312外部中央处理器314第二可重构总线3042、9102模式缓存器3044、9104配置电路3046、9106时钟发生器30442、91042输入/输出宽度控制器30444、91044输出单元30446、91046输入单元402、502、602、704、804、904、1004、1106、内存电路1208、1304404、504、604、702、802、902、1010、1104、非内存电路1204、13064022第三电接点4042第一电接点4044第二电接点4062第四电接点4064第五电接点4066、7062窗口508引线键合510、608成型材料6044、408、412凸点结构8022、9022并行转串行总线可编程中介单元8024、9024、9026可重构总线9108并行/串行控制器9028、8026高速串行总线1002、1008、1102树脂1202第一散热器1206第二散热材料1302额外的内存1308电接点C1-C4核DVFS动态电压频率调整单元eDRAM嵌入式动态随机存取内存ECC错误校正码单元L1、L2、L3高速缓存内存MMU高速缓存管理单元TSV、6042、410穿硅通孔具体实施方式请参照图1，图1是本专利技术的一第一实施例公开一种具有嵌入式内存(embeddedmemory)的系统级封装(system-in-package,SIP)内存模块100的示意图。如图1所示，系统级封装内存模块100包含一高速缓存内存电路102，一内存控制器104，一动态随机存取内存(DynamicRandomAccessMemory,DRAM)电路106，以及一基板108，其中动态随机存取内存电路106(在系统级封装内存模块100中是主存储器)是一动态随机存取内存(DynamicRandomAccessMemory,DRAM)，或是多个组装或堆栈在一起的动态随机存取内存。另外，高速缓存内存电路102、内存控制器104和动态随机存取内存电路106是共同封装于基板108之上，且高速缓存内存电路102与内存控制器104是形成在同一片半导体芯片上，其中所述同一片半导体芯片是根据一互补金属氧化物半导体(complementarymetal-oxide-semiconductor,CMOS)制程制作的硅芯片。高速缓存内存电路102可以是一静态随机存取内存(StaticRandomAccessMemory,SRAM)或是具有比动态随机存取内存电路106的操作速度或带宽更高的动态随机存取记忆。例如，高速缓存内存电路102的带宽或本文档来自技高网...

【技术保护点】
1.一种具有嵌入式内存的系统级封装内存模块，其特征在于，包含：一非内存电路；一内存控制器；一内存电路；及一基板，其中所述非内存电路、所述内存控制器和所述内存电路是堆栈后共同封装于所述基板之上，所述内存电路与所述内存控制器是形成在同一片半导体芯片上，且所述内存电路和所述基板之间没有直接的金属连接。

【技术特征摘要】
2013.10.23 US 61/894,8961.一种具有嵌入式内存的系统级封装内存模块，其特征在于，包含：一非内存电路；一内存控制器；一内存电路；及一基板，其中所述非内存电路、所述内存控制器和所述内存电路是堆栈后共同封装于所述基板之上，所述内存电路与所述内存控制器是形成在同一片半导体芯片上，且所述内存电路和所述基板之间没有直接的金属连接。2.如权利要求1所述的系统级封装内存模块，其特征在于，所述非内存电路的主动组件区是通过一引线键合与所述基板电连接，以及所述内存电路是通过面对面的凸点结构电连接所述非内存电路。3.如权利要求1所述的系统级封装内存模块，其特征在于，所述非内存电路的主动组件区是通过一面对面的凸点结构电连接所述基板，以及所述内存电路是通过一穿硅通孔和另一面对面的凸点结构电连接所述非内存电路。4.一种具有嵌入式内存的系统级封装内存模块，其特征在于，包含：一非内存电路，具有一第一部分和一第二部分；一基板，具有一窗口以及所述基板电连接所述非内存电路的第二部分；及一内存电路，设置于所述基板的窗口且电连接所述非内存电路的第一部分；其中所述内存电路和所述基板之间没有直接的金属连接，在所述内存电路和所述基板之间存在间隙，以及所述间隙被树脂填充。5.如权利要求4所述的系统级封装内存模块，其特征在于，所述内存电路是一动态随机存取内存或是多个组装或堆栈在一起的动态随机存取内存，所述非内存电路是一逻辑电路。6.如权利要求4所述的系统级封装内存模块，其特征在于，另包含：一内存控制器，用以根据所述系统级封装内存模块的指令，存取所述非内存电路或所述内存电路的数据，用以矫正储存在所述非内存电路或所述内存电路内的数据错误，以及用以动态改变所述系统级封...

【专利技术属性】
技术研发人员：甘万达，卢超群，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：中国台湾,71