栅极环绕半导体器件及其制作方法技术

技术编号:19431094 阅读:46 留言:0更新日期:2018-11-14 11:46
本发明专利技术提供一种栅极环绕半导体器件及其制作方法。所述方法包括:提供如下所述的半导体衬底,栅极开口包括有源鳍与一个相邻的栅极环绕沟道之间以及两个相邻的栅极环绕沟道之间的栅极空间;在第一及第二区中在栅极开口的底部及侧壁上及在栅极环绕沟道上及围绕栅极环绕沟道形成填充栅极空间的第一部分的介电层;在第一及第二区中在介电层上形成填充栅极空间的第一功函数金属;在第一及第二区中形成第一碳基掩模以覆盖栅极环绕沟道;在第一及第二区中在第一碳基掩模上形成第二碳基掩模至高于栅极开口;移除第二区中的第一及第二碳基掩模;使用第一及第二碳基掩模进行蚀刻移除第二区中的第一功函数金属;移除第一及第二碳基掩模;形成第二功函数金属。

【技术实现步骤摘要】
栅极环绕半导体器件及其制作方法[相关申请的交叉参考]本申请主张在2017年4月26日在美国专利与商标局提出申请的美国临时专利申请第62/490,344号的权利以及在2017年12月26日在美国专利与商标局提出申请的美国非临时专利申请第15/854,343号的权利,所述美国临时专利申请及美国非临时专利申请的公开内容全文并入本申请供参考。
本公开大体来说涉及制作栅极环绕(gateallaround)半导体器件的方法及栅极环绕半导体器件的结构。
技术介绍
随着半导体器件的芯片密度持续增大且速度持续提高,晶体管的大小已相应稳步减小。对于平面晶体管来说,随着尺寸减小,造成短沟道效应(shortchanneleffect)的可能性会增大。为解决这一问题,半导体产业已迁移到多栅极器件,且还从平面结构转变成例如鳍型场效应晶体管(finfieldeffecttransistor,FinFET)等三维(three-dimensional,3D)架构,鳍型场效应晶体管是与现有平面器件相比提供更好的性能及更高的能量效率的多栅极三维晶体管。对于鳍型场效应晶体管来说,薄的硅鳍(siliconfin)被两个或更多本文档来自技高网...

【技术保护点】
1.一种制作栅极环绕半导体器件的方法,其特征在于,包括:提供半导体衬底,所述半导体衬底具有在第一区及靠近所述第一区的第二区中在第一方向上延伸的多个有源鳍、堆叠在所述多个有源鳍中的每一者上方的多个栅极环绕沟道以及跨越所述第一区及所述第二区在第二方向上延伸并与所述多个有源鳍交叉的多个栅极开口,其中所述多个栅极开口包括位于所述多个有源鳍中的每一者与所述多个栅极环绕沟道中的一个相邻的栅极环绕沟道之间以及位于所述多个栅极环绕沟道中的两个相邻的栅极环绕沟道之间的洞穴状栅极空间;在所述第一区及所述第二区中在所述多个栅极开口中的每一者的底部及侧壁上以及在所述多个栅极环绕沟道中的每一者上及围绕所述多个栅极环绕沟...

【技术特征摘要】
2017.04.26 US 62/490,344;2017.12.26 US 15/854,3431.一种制作栅极环绕半导体器件的方法,其特征在于,包括:提供半导体衬底,所述半导体衬底具有在第一区及靠近所述第一区的第二区中在第一方向上延伸的多个有源鳍、堆叠在所述多个有源鳍中的每一者上方的多个栅极环绕沟道以及跨越所述第一区及所述第二区在第二方向上延伸并与所述多个有源鳍交叉的多个栅极开口,其中所述多个栅极开口包括位于所述多个有源鳍中的每一者与所述多个栅极环绕沟道中的一个相邻的栅极环绕沟道之间以及位于所述多个栅极环绕沟道中的两个相邻的栅极环绕沟道之间的洞穴状栅极空间;在所述第一区及所述第二区中在所述多个栅极开口中的每一者的底部及侧壁上以及在所述多个栅极环绕沟道中的每一者上及围绕所述多个栅极环绕沟道中的每一者形成介电层,所述介电层填充所述洞穴状栅极空间中的每一者的第一部分;在所述第一区及所述第二区中在所述介电层上形成第一功函数金属,所述第一功函数金属填充所述洞穴状栅极空间中的每一者的第二部分;通过化学气相沉积工艺在所述第一区及所述第二区中形成第一碳基掩模,以将所述多个栅极开口填充至至少覆盖所有所述多个栅极环绕沟道的高度;在所述第一区及所述第二区中在所述第一碳基掩模的顶部上形成第二碳基掩模直至高于所述多个栅极开口的高度;移除所述第二区中的所述第一碳基掩模及所述第二碳基掩模;通过使用在所述第一区中余留的所述第一碳基掩模及余留的所述第二碳基掩模作为蚀刻掩模进行蚀刻来移除所述第二区中的所述第一功函数金属;移除所述第一区中的余留的所述第一碳基掩模及余留的所述第二碳基掩模;以及在所述第二区中的所述介电层上以及在所述第一区中的所述第一功函数金属上形成第二功函数金属。2.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,在形成所述第一功函数金属后,被所述第一功函数金属覆盖的所述多个栅极环绕沟道中的两个相邻的栅极环绕沟道之间的所述洞穴状栅极空间中的每一者的间隙为1nm或大于1nm。3.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,在形成所述第二功函数金属之前,形成额外的第一功函数金属以完全填充所述第一区中的所述洞穴状栅极空间。4.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,形成所述第二碳基掩模是利用旋涂工艺实施。5.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,所述第一区是p型场效应晶体管区且所述第二区是n型场效应晶体管区。6.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,所述第一碳基掩模包含非晶碳。7.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,移除所述第二区中的所述第一碳基掩模及所述第二碳基掩模包括:在所述第二碳基掩模上沉积含硅的抗反射涂层;在所述含硅的抗反射涂层上旋涂光刻胶层;利用光掩模对所述光刻胶层进行曝光;对经曝光的所述光刻胶层进行烘烤及显影,以形成覆盖所述第一区的光刻胶图案;将所述光刻胶图案的图像转移到所述含硅的抗反射涂层;以及使用带有图像的所述含硅的抗反射涂层作为蚀刻掩模执行定向蚀刻,以移除所述第二区中的所述第一碳基掩模及所述第二碳基掩模。8.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,在移除所述第二区中的所述第一功函数金属后,在余留的所述第一碳基掩模之下形成的所述第一功函数金属的钻蚀的长度小于5nm。9.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,所述第一功函数金属是包含氮化钛的p型功函数金属,且所述第二功函数金属是包含氮化钛/碳化钛铝/氮化钛的n型功函数金属。10.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,在通过化学气相沉积工艺在所述第一区及所述第二区中形成所述第一碳基掩模时,所述第一碳基掩模根本不填充所述洞穴状栅极空间或者极少地填充所述洞穴状栅极空间。11.根据权利要求1所述的制作栅极环绕半导体器件的方法,其特征在于,还包括:在所述多个栅极开口中在所述第一区及所述第二区中的所述第二功函数金属之上沉积及填充栅极金属线。12.一种制作栅极环绕半导体器件的方法,其特征在于,包括:提供半导体衬底,所述半导体...

【专利技术属性】
技术研发人员:权兑勇权五成
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1