薄膜晶体管及其制作方法、阵列基板、显示装置制造方法及图纸

本发明专利技术实施例公开一种薄膜晶体管及其制作方法、阵列基板、显示装置，涉及显示技术领域，用于提高TFT沟道的制作精度。所述薄膜晶体管包括源漏极；该源漏极包括金属基底以及覆盖金属基底的致密导电层，致密导电层的致密性大于金属基底的致密性。所述制作方法包括：提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层；在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性；依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。本发明专利技术实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置用于窄沟道的薄膜晶体管。

【技术实现步骤摘要】
薄膜晶体管及其制作方法、阵列基板、显示装置
本专利技术涉及显示
，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
技术介绍
近年来，以薄膜晶体管(ThinFilmTransistor，简称为TFT)作为其对应像素单元驱动开关的显示面板，即TFT显示面板，在手机、电脑等显示装置中的应用非常广泛。而且，为了向用户提供高品质的视觉享受，TFT显示面板也越来越追求高分辨率和高开口率，使得TFT窄沟道化已成为TFT的主流发展趋势之一。然而，由于TFT沟道的宽度尺寸一般与TFT的源漏极有关，即TFT沟道的宽度通常表现为源漏极中源极和漏极的间距，而且，TFT的源漏极通常是由覆盖在TFT有源层表面的金属层通过光罩工艺形成的，使得TFT沟道的制作精度与TFT的源漏极的制作精度有关。但是，目前在采用光罩工艺刻蚀金属层以形成TFT的源漏极时，容易出现较大的关键尺寸(CriticalDimension，简称CD)偏差，比如：TFT的源漏极的单边CD偏差不小于0.6μm，这样也就使得相应TFT沟道的宽度尺寸将比预期的宽度大至少1.2μm，从而容易导致TFT沟道的制作精度较低，不利于实现TFT窄沟道化。
技术实现思路
本专利技术实施例的目的在于提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用于提高薄膜晶体管沟道的制作精度，以利于窄化薄膜晶体管沟道的宽度。为了实现上述目的，本专利技术实施例提供如下技术方案：本专利技术实施例的第一方面提供一种薄膜晶体管，包括源漏极，源漏极包括金属基底以及覆盖金属基底的致密导电层；致密导电层的致密性大于金属基底的致密性。本专利技术实施例提供的薄膜晶体管，在金属基底上覆盖致密导电层，并由金属基底和致密导电层二者共同构成源漏极，这样便能在使用光罩工艺形成源漏极的过程中，依次对致密导电层和金属基底进行光刻，并在光刻过程中利用致密导电层大于金属基底的致密性，即致密导电层良好的致密性，将致密导电层与光刻胶致密粘附，从而有效减小致密导电层和金属基底在光刻过程中产生CD偏差，以便于提高源漏极的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。基于上述薄膜晶体管的技术方案，本专利技术实施例的第二方面提供一种薄膜晶体管的制作方法，用于制作上述薄膜晶体管，所述制作方法包括：提供一衬底基板，衬底基板上形成有薄膜晶体管的有源层；在有源层背向衬底基板的表面依次沉积金属基底和致密导电层，致密导电层的致密性大于金属基底的致密性；依次对致密导电层和金属基底进行光刻，由光刻处理后的金属基底和致密导电层形成薄膜晶体管的源漏极。本专利技术实施例提供的薄膜晶体管的制作方法所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。基于上述薄膜晶体管的技术方案，本专利技术实施例的第三方面提供一种阵列基板，所述阵列基板包括上述技术方案所提供的薄膜晶体管。本专利技术实施例提供的阵列基板所能实现的有益效果，与上述技术方案提供的薄膜晶体管所能达到的有益效果相同，在此不做赘述。基于上述阵列基板的技术方案，本专利技术实施例的第四方面提供一种显示装置，所述显示装置包括上述技术方案所提供的阵列基板。本专利技术实施例提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。附图说明此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本专利技术实施例的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为常见薄膜晶体管中源漏极因光刻产生的CD偏差示意图；图2为本专利技术实施例提供的一种薄膜晶体管的结构示意图；图3为图2所示薄膜晶体管中源漏极因光刻产生的CD偏差示意图；图4为本专利技术实施例提供的另一种薄膜晶体管的结构示意图；图5为本专利技术实施例提供的一种薄膜晶体管的制作方法的流程图；图6为本专利技术实施例提供的另一种薄膜晶体管的制作方法的流程图；图7为图2所示薄膜晶体管的制作流程示意图。附图标记：1-衬底基板，2-栅极，3-栅绝缘层，4-有源层，5-源漏极，51-金属基底，511-第一金属层，512-第二金属层，52-致密导电层，6-光刻胶，7-钝化层，8-像素电极。具体实施方式为了进一步说明本专利技术实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置，下面结合说明书附图进行详细描述。请参阅图1，常见的薄膜晶体管通常包括衬底基板1以及依次设在衬底基板1表面的栅极2、栅绝缘层3、有源层4和源漏极5；其中，源漏极5一般是由沉积在有源层4背向栅绝缘层3的表面的金属层通过光罩工艺刻蚀形成。目前，在通过光罩工艺刻蚀沉积在有源层4背向栅绝缘层3的表面的金属层时，由于金属层与光刻胶6难以致密粘附，使得刻蚀液容易对金属层的刻蚀边缘造成损伤，导致由金属层刻蚀形成的源漏极5出现较大的CD偏差，比如图1中所示源漏极5的单边CD偏差d1为0.6μm，这样也就导致薄膜晶体管中相应沟道的宽度尺寸将比预期宽度拓宽1.2μm，难以有效制作出符合要求的窄沟道薄膜晶体管。本专利技术实施例提供了一种薄膜晶体管，请参阅图2-图4，该薄膜晶体管包括源漏极5；该源漏极5包括金属基底51以及覆盖金属基底51的致密导电层52，其中，致密导电层52的致密性大于金属基底51的致密性。上述金属基底51通常形成在薄膜晶体管中有源层4的表面，致密导电层52对应形成在金属基底51背向有源层4的表面。具体制作时，一般是在有源层4背向衬底基板1的表面依次沉积金属基底51和致密导电层52，然后，依次对致密导电层52和金属基底51进行光刻，由光刻处理后的金属基底51和致密导电层52形成薄膜晶体管的源漏极5。本专利技术实施例提供的薄膜晶体管，在金属基底51上覆盖致密导电层52，并由金属基底51和致密导电层52二者共同构成源漏极5，这样便能在使用光罩工艺形成源漏极5的过程中，依次对致密导电层52和金属基底51进行光刻，并在光刻过程中利用致密导电层52大于金属基底51的致密性，即致密导电层52良好的致密性，将致密导电层52与光刻胶6致密粘附，从而有效减小致密导电层52和金属基底51在光刻过程中产生CD偏差，以便于提高源漏极5的制作精度，也就是提高薄膜晶体管中沟道的制作精度，进而有利于窄化薄膜晶体管的沟道宽度。需要补充的是，上述金属基底51一般可设置为铜基底、铝基底或铜铝叠层基底；当然，并不仅限于此，其他类似的导电金属基底均适用。致密导电层52一般可设置为氧化铟锡(IndiumTinOxide，简称ITO)层，或采用与ITO性能相似的材料制作形成的可透光的致密导电层。申请人在进行多次试验后证实，在依次对致密导电层52和金属基底51进行光刻以形成源漏极5的过程中，利用致密导电层52与光刻胶6的致密粘附，可以有效减小刻蚀液对致密导电层52的刻蚀边缘造成的损伤，而且，利用致密导电层52对金属基底51的保护作用，也能进一步减小刻蚀液对金属基底51刻蚀边缘的损伤，从而确保光刻后形成的源漏极5所产生的CD偏差较小。请参阅图1和图3，对于预期沟道宽度相同的薄膜晶体管，图1直接刻蚀金属层以形成源漏极5，容易产生0.6μm的单边CD偏差d1，使得薄膜晶体管成形后的沟道宽度比预期宽度大1.2μm；而图3中，也就是本专利技术实施例依次刻蚀致密导电层52本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，其特征在于，包括源漏极，所述源漏极包括金属基底以及覆盖所述金属基底的致密导电层；所述致密导电层的致密性大于所述金属基底的致密性。

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括源漏极，所述源漏极包括金属基底以及覆盖所述金属基底的致密导电层；所述致密导电层的致密性大于所述金属基底的致密性。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括有源层；所述金属基底形成在所述有源层的表面，所述致密导电层形成在所述金属基底背向所述有源层的表面。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属基底包括铜基底、铝基底或铜铝叠层基底；所述致密导电层包括氧化铟锡层。4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述致密导电层的厚度小于所述金属基底的厚度。5.一种薄膜晶体管的制作方法，其特征在于，包括：提供一衬底基板，所述衬底基板上形成有薄膜晶体管的有源层；在所述有源层背向所述衬底基板的表面依次沉积金属基底和致密导电层，所述致密导电层的致密性大于所述金属基底的致密性；依次对所述致密导电层和所述金属基底进行光刻，由光刻处理后的所述金属基底和所述致密导电层形成薄膜晶体管的源漏极。6.根据权利要求5所述的薄膜...

【专利技术属性】
技术研发人员：李小龙，白金超，郭会斌，韩笑，宋勇志，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11