半导体器件及包括其的半导体系统技术方案

一种半导体器件，可以包括修复地址储存电路、地址比较电路以及字线选择电路。修复地址储存电路可以储存第一修复地址和第二修复地址。地址比较电路可以通过将输入地址与第一修复地址进行比较来产生第一比较信号，以及可以通过将输入地址与第二修复地址进行比较来产生第二比较信号。字线选择电路可以基于第一比较信号和第二比较信号来产生与第一比较信号相对应的第一冗余字线选择信号和与第二比较信号相对应的第二冗余字线选择信号。

【技术实现步骤摘要】
半导体器件及包括其的半导体系统相关申请的交叉引用本申请要求2016年12月13日在韩国知识产权局提交的第10-2016-0169704号韩国专利申请的优先权，其通过引用整体合并于此。
各种实施例总体而言涉及半导体器件及包括其的半导体系统，更具体地，涉及在存在与一个输入地址相对应的至少两个修复地址的情况下可以选择一个修复地址的半导体器件及半导体系统。
技术介绍
半导体器件可以包括大量存储单元。制造技术的发展使得能够将大量存储单元集成到半导体器件中。然而，如果半导体器件具有有缺陷存储单元，则可能会发生故障。即使半导体器件仅包括一个有缺陷存储单元，半导体器件也可能发生故障。目前，半导体器件通常在其中包括冗余存储单元。如果通过测试发现只有少量的存储单元有缺陷，则用冗余存储单元代替有缺陷存储单元，而不是丢弃半导体器件，以实现有利的产量水平。就此而言，当请求访问有缺陷存储单元时，可以使用冗余控制电路将有缺陷存储单元的地址重新映射到其他存储单元的地址。例如，可以通过将有缺陷存储单元的地址(以下，称为“故障单元”)重新映射到冗余存储单元的地址来修复半导体器件。如果在读取/写入操作期间尝试对故障单元进行访问，则通过将故障单元的地址重新映射到正常存储单元的地址来访问正常存储单元而不是访问故障单元。这里，正常存储单元可以是冗余存储单元。因此，即使与输入地址相对应的存储单元是故障单元，半导体器件也可以通过修复故障单元(以下，称为“修复操作”)来正确地操作。为了执行修复操作，半导体器件包括非易失性存储电路，并且故障单元的地址(以下，称为“修复地址”)被储存在非易失性存储电路中。这里，非易失性存储电路的示例可以包括电熔丝阵列电路、NAND快闪存储器、NOR快闪存储器、磁性随机存取存储器(MRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)、电阻式随机存取存储器(ReRAM)以及相变随机存取存储器(PCRAM)。如果在非易失性存储器中仅储存修复地址一次，则每个修复地址只能存在一个冗余地址。然而，修复地址可以被储存多次，因此相同的修复地址可能储存在不同的位置。在这种情况下，由于对于相同的修复地址存在至少两个冗余地址，因此可能发生地址冲突。
技术实现思路
在实施例中，半导体器件可以包括修复地址储存电路、地址比较电路以及字线选择电路。修复地址储存电路可以储存第一修复地址和第二修复地址。地址比较电路可以通过将输入地址与第一修复地址进行比较来产生第一比较信号，以及通过将输入地址与第二修复地址进行比较来产生第二比较信号。字线选择电路可以基于第一比较信号和第二比较信号来产生与第一比较信号相对应的第一冗余字线选择信号和与第二比较信号相对应的第二冗余字线选择信号。在实施例中，半导体系统可以包括控制器和半导体器件。半导体器件可以基于将输入地址与第一修复地址和第二修复地址中的每个进行比较的结果，来产生与提供给半导体器件的第一修复地址相对应的第一冗余字线选择信号以及与被记录在半导体器件中的第二修复地址相对应的第二冗余字线选择信号。控制器可以将第一修复地址储存在半导体器件中。附图说明图1是图示根据实施例的半导体器件的示例的配置图。图2是图示图1所示的熔丝组锁存器阵列的示例的配置图。图3是图示图1所示的地址比较电路的示例的配置图。图4是图示图1所示的字线选择电路的示例的电路图。图5是图示根据实施例的各个信号的示例的时序图。具体实施方式在下文中，下面将参照附图通过实施例的各种示例来描述半导体器件及包括其的半导体系统。图1是图示根据实施例的半导体器件1的示例的配置图。参考图1，半导体器件1包括非易失性存储电路10、修复控制设备20以及字线驱动设备30。在非易失性存储电路10中，储存有诸如半导体器件1的内部功率值、内部信号的初始值以及修复地址NOR_REP_ADD的信息。在本说明书中，将从非易失性存储电路10传输的修复地址NOR_REP_ADD称为“正常修复地址”，以将其与sPPR地址sPPR_ADD区分开。此外，正常修复地址NOR_REP_ADD和sPPR地址sPPR_ADD统称为修复地址REP_ADD。储存在非易失性存储电路10中的正常修复地址NOR_REP_ADD响应于启动信号BOOT_UP被移动到修复地址储存电路(例如，修复控制设备20的熔丝组锁存器阵列100)。正常修复地址NOR_REP_ADD表示多个正常修复地址NOR_REP_ADD_1到NOR_REP_ADD_N。启动信号BOOT_UP可以在从半导体器件1的上电开始的预定时间段之后被自动激活，或者可以在控制器(未示出)的指令下被激活。作为能够控制半导体器件1的电路或设备的控制器可以是，例如中央处理单元(CPU)、应用处理器(AP)或存储器控制器。修复控制设备20可以包括熔丝组锁存器阵列100、地址比较电路200以及字线选择电路300。多个修复地址REP_ADD可以被储存在熔丝组锁存器阵列100中。储存在熔丝组锁存器阵列100中的修复地址REP_ADD包括如上所述的从非易失性存储电路10传输的正常修复地址NOR_REP_ADD以及通过除非易失性存储电路10之外的路径传输的sPPR地址sPPR_ADD。在实施例中，可以提供封装后修复特征，以通过将有缺陷存储单元的地址重新映射到冗余存储单元的地址来修复有缺陷存储单元。软封装后修复(sPPR，softpostpackagerepair)特征可以包括通过除非易失性存储电路10之外的路径传输sPPR地址sPPR_ADD的步骤。通常，在非易失性存储电路10中储存在半导体器件1的制造过程中通过测试而检测到的故障存储单元的正常修复地址NOR_REP_ADD。然而，不仅在封装(例如，晶片级)之前而且在封装之后也可以检测到有缺陷存储单元。软封装后修复可以包括在半导体器件1的封装之后将sPPR地址sPPR_ADD直接储存在储存有修复地址的熔丝组锁存器阵列100中的步骤。因为sPPR地址sPPR_ADD被储存在熔丝组锁存器阵列100而不是非易失性存储电路10中，所以如果半导体器件1的电源被中断，则半导体器件1丢失储存在熔丝组锁存器阵列100中的sPPR地址sPPR_ADD。在这个意义上，上面讨论的修复方法被称为“软”封装后修复方案。例如，可以通过使用模式寄存器命令将sPPR地址sPPR_ADD储存在熔丝组锁存器阵列100的特定位置处来执行软封装后修复操作。在半导体器件1中设置用于定义操作模式的模式寄存器，并且设定模式寄存器的值被称为模式寄存器设定。为存储器件(诸如同步动态随机存取存储器(SDRAM)或静态随机存取存储器(SRAM))发出模式寄存器设定命令，以设定操作参数，诸如突发类型、突发长度(BL)、CAS延时(列地址选通延时：CL)以及读取延时(RL)。模式寄存器设定可以在供应商检验芯片的测试模式下来执行，或者可以在JEDEC(联合电子设备工程委员会)规范下提供由用户设定的操作模式的模式下来执行。通过与模式寄存器命令一起应用特定地址来执行模式寄存器设定命令。可以通过使用模式寄存器命令来执行软封装后修复操作。因为通过非易失性存储电路10储存的正常修复地址NOR_REP_ADD和通过软封装后修复操作储存的sPPR地址sPPR_ADD在其储存路径上是不同的，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：修复地址储存电路，适用于储存第一修复地址和第二修复地址；地址比较电路，适用于通过将输入地址与第一修复地址进行比较来产生第一比较信号，以及通过将输入地址与第二修复地址进行比较来产生第二比较信号；以及字线选择电路，适用于基于第一比较信号和第二比较信号来产生与第一比较信号相对应的第一冗余字线选择信号和与第二比较信号相对应的第二冗余字线选择信号。

【技术特征摘要】
2016.12.13 KR 10-2016-01697041.一种半导体器件，包括：修复地址储存电路，适用于储存第一修复地址和第二修复地址；地址比较电路，适用于通过将输入地址与第一修复地址进行比较来产生第一比较信号，以及通过将输入地址与第二修复地址进行比较来产生第二比较信号；以及字线选择电路，适用于基于第一比较信号和第二比较信号来产生与第一比较信号相对应的第一冗余字线选择信号和与第二比较信号相对应的第二冗余字线选择信号。2.根据权利要求1所述的半导体器件，还包括：非易失性存储电路，适用于储存第二修复地址，其中，修复地址储存电路从非易失性存储电路接收第二修复地址，以及将第二修复地址储存在修复地址储存电路中。3.根据权利要求2所述的半导体器件，其中，从耦接到半导体器件的外部设备输入第一修复地址。4.根据权利要求3所述的半导体器件，其中，通过使用模式寄存器命令将第一修复地址储存在修复地址储存电路中。5.根据权利要求1所述的半导体器件，其中，地址比较电路包括：第一比较器，适用于通过将输入地址与第一修复地址进行比较来产生第一比较信号；以及第二比较器，适用于通过将输入地址与第二修复地址进行比较来产生第二比较信号。6.根据权利要求1所述的半导体器件，其中，字线选择电路包括：冗余字线选择电路，适用于产生第一冗余字线选择信号和第二冗余字线选择信号；以及正常字线选择电路，适用于基于输入地址来产生正常字线选择信号。7.根据权利要求6所述的半导体器件，其中，在第一比较信号被激活的情况下，不管第二比较信号是否被激活，冗余字线选择电路都激活第一冗余字线选择信号。8.根据权利要求6所述的半导体器件，其中，在第二比较信号被激活而第一比较信号被去激活的情况下，冗余字线选择电路激活第二冗余字线选择信号。9.根据权利要求6所述的半导体器件，其中，正常字线选择电路包括：解码器使能信号发生电路，适用于基于第一比较信号和第二比较信号来产生解码器使能信号；以及解码器，适用于响应于解码器使能信号来产生正常字线选择信号。10.根据权利要求9所述的半导体器件，其中，在第一比较信号和第二比较信号两者都被去激活的情况下，解码器使能信号发生电路激活解码器使能信号。11.根据权利要求9所述的半...

【专利技术属性】
技术研发人员：李政桓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR