栅极驱动电路、显示面板以及显示装置制造方法及图纸

本发明专利技术公开了一种栅极驱动电路、显示面板以及显示装置，该栅极驱动电路的每栅极驱动单元包括：第一晶体管，第一晶体管的控制端接收第四时钟信号，第一通路端接收前级栅极驱动信号，第二通路端与第一节点相连以将第一节点电压预充电至高电平电压或将第一节点电压下拉至低电平信号；第二晶体管，第二晶体管的控制端与第一节点相连，第一通路端接收第二时钟信号，第二通路端与输出端相连以提供本级栅极驱动信号；稳定模块，与第一节点相连，稳定模块根据第一节点电压和第二时钟信号将本级栅极驱动信号稳定至低电平信号。

【技术实现步骤摘要】
栅极驱动电路、显示面板以及显示装置
本专利技术涉及显示
，更具体地，涉及一种栅极驱动电路、显示面板以及显示装置。
技术介绍
随着显示装置的发展，集成栅极驱动(GateDriverInArray,GIA)技术的应用越来越广泛，这种技术不仅能够减少数以千计的走线、使显示装置更加对称和紧凑，还能降低成本、提高显示面板的分辨率和弯折度。图1示出了现有技术中栅极驱动电路的一个栅极驱动单元的结构示意图。如图1所示，该栅极驱动单元由七个晶体管T1至T7和两个电容C1和C2构成，并根据前级栅极驱动信号GN-4、后级栅极驱动信号GN+4、第一时钟信号CLK1至第四时钟信号CLK4产生本级的栅极驱动信号Vo。当该栅极驱动单元完成本级栅极驱动信号Vo的有效输出(本级栅极驱动信号Vo为高电平)后，需要将本级栅极驱动信号Vo维持在低电平。当时钟信号CLK2位于高电平且Vo为低电平时，电容C2将节点D的电压耦合至高电位，晶体管T5与晶体管T7导通，此时，低电平信号VL通过分别晶体管T5与晶体管T7将节点Q的电压与本级栅极驱动信号Vo维持在低电平，从而达到降噪的目的。然而，在现有技术中，降噪过程仅发生在CLK2位于高电平期间，因此，该电路存在稳定性较差、噪声较大、噪声容限较小等问题。此外，由于电路的元器件数目较多、不利于面板窄边框化。
技术实现思路
有鉴于此，本专利技术针对现有技术中所存在的上述问题提供一种栅极驱动电路、显示面板以及显示装置，通过第一晶体管将第一节点电压下拉至低电平信号，从而延长了降噪的时间，改善了现有技术中电路稳定性较差、噪声较大、噪声容限较小等问题。根据本专利技术的第一方面，提供了一种栅极驱动电路，包括多级栅极驱动单元，每级所述栅极驱动单元包括：第一晶体管，所述第一晶体管的控制端接收第四时钟信号，第一通路端接收前级栅极驱动信号，第二通路端与第一节点相连以将第一节点电压预充电至高电平电压或将所述第一节点电压下拉至低电平信号；第二晶体管，所述第二晶体管的控制端与所述第一节点相连，第一通路端接收第二时钟信号，第二通路端与输出端相连以提供本级栅极驱动信号；稳定模块，与所述第一节点相连，当所述第一晶体管和所述第二晶体管均关断时，所述稳定模块根据所述第一节点电压和所述第二时钟信号将所述本级栅极驱动信号稳定至所述低电平信号。优选地，所述第四时钟信号和所述第二时钟信号互不交叠。优选地，所述第四时钟信号和所述第二时钟信号的周期和占空比相同，相位相差半个周期。优选地，所述栅极驱动电路还包括第一电容，所述第一电容的两端与所述第二晶体管的控制端和第二通路端分别相连以根据所述第二时钟信号实现自举。优选地，所述稳定模块包括：下拉控制单元，根据所述第一节点电压和所述第二时钟信号提供第二节点电压至第二节点；下拉单元，与所述下拉控制单元相连于所述第二节点，所述下拉单元在所述第二节点电压的控制下将所述第一节点电压和所述本级栅极驱动电压维持在所述低电平信号。优选地，所述下拉控制单元包括第二电容和第三晶体管，所述第三晶体管的控制端与所述第一节点相连，所述第三晶体管的第一通路端接收低电平信号，所述第二电容的第一端接收所述第二时钟信号，所述第二电容的第二端、所述第三晶体管的第二通路端与所述第二节点相连。优选地，所述下拉单元包括第四晶体管和第五晶体管，所述第四晶体管、所述第五晶体管的控制端与所述第二节点相连，所述第四晶体管、所述第五晶体管的第一通路端接收低电平信号，所述第四晶体管的第二通路端与所述第二晶体管的第二通路端相连，所述第五晶体管的第二通路端与所述第一节点相连。优选地，所述栅极驱动电路中的晶体管由N沟道薄膜晶体管或P沟道薄膜晶体管实现。根据本专利技术的第二方面，提供了一种显示面板，包括上述的栅极驱动电路。根据本专利技术的第三方面，提供了一种显示装置，包括上述的显示面板。在本专利技术实施例的栅极驱动电路中，第一晶体管利用第四时钟信号与前级栅极驱动信号对第一节点电压进行预充电或将第一节点电压下拉至低电平信号，从而实现了第一晶体管的复用；稳定模块通过第一节点电压和第二时钟信号在稳定阶段将本级栅极驱动信号保持在低电平信号，从而实现当栅极驱动单元完成本级栅极驱动信号有效输出后将本级栅极驱动信号维持在低电平的目的。与现有技术相比，本专利技术实施例的栅极驱动电路由于第一晶体管的复用，在预充电阶段，第一晶体管对第一节点进行充电，在下拉阶段，第一晶体管对第一节点进行放电，在稳定阶段时，第一晶体管可以使第一节点的电压稳定地维持在低电平进行降噪，即降低了第一节点的电压在低电平时的噪声，从而增加了栅极驱动电路的噪声容限、提高了栅极驱动电路的稳定性。本专利技术的显示面板与显示装置同样具有上述效果。此外，本专利技术实施例的栅极驱动电路的每级栅极驱动单元由五个晶体管与两个电容构成，并且每级栅极驱动单元仅需要两路时钟信号，与现有技术相比，本专利技术实施例的栅极驱动电路减少了元器件的数量，优化了电路结构，达到了实现面板窄边框化的目的。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出了现有技术中栅极驱动单元的结构示意图。图2示出了本专利技术实施例中的显示装置的结构示意图。图3示出了本专利技术实施例中栅极驱动电路的结构示意图。图4示出了本专利技术实施例中第i级栅极驱动单元的结构示意图。图5示出本专利技术实施例中第i级栅极驱动单元的时序示意图。图6A至6E示出了本专利技术实施例中的第i级栅极驱动单元的电路工作模拟图。具体实施方式为了使本专利技术的目的和方案更加清楚，便于实施，下面将结合附图对本专利技术作进一步详细的说明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。图2示出了本专利技术实施例中的显示装置的结构示意图。如图2所示，本专利技术实施例中的显示装置包括显示面板。显示面板包括：时序控制电路1100、源极驱动电路1200、栅极驱动电路1300以及排布在显示区域的像素阵列1400，其中，栅极驱动电路1300可以集成在像素阵列1400的两侧。像素阵列1400包括多个像素单元1410，栅极驱动电路1300通过n条栅极线G1至Gn与对应的像素单元相连，源极驱动电路1200通过m条数据线S1至Sm与对应的像素单元相连，时序控制电路1100分别与源极驱动电路1200、栅极驱动电路1300相连，其中n和m为非零自然数。多个像素单元1410排列成阵列，每个像素单元1410包括晶体管1411和像素电容1412(由像素电极和公共电极形成)。每个像素单元1410中的晶体管1411的栅极与相应的栅极线相连，源极与相应的数据线相连，漏极与对应像素单元1410中的像素电极相连。时序控制电路1100用于向源极驱动电路1200与栅极驱动电路1300提供时序信号，时序信号包括多个时钟信号以及多个启动信号(StartVertical,STV)。源极驱动电路1200用于在像素单元1410中的晶体管1411导通时在对应的像素电极1412上施加与显示数据相对应的灰阶电压。栅极驱动电路1300用于根据时序信号向栅极线1430提供栅极驱动信号。以下在对本专利技术实施例的描述中，如无特别说明，i为大于等于1且小于等于n的自然数。图3示出了本专利技术实施例中栅极驱动本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，包括多级栅极驱动单元，其特征在于，每级所述栅极驱动单元包括：第一晶体管，所述第一晶体管的控制端接收第四时钟信号，第一通路端接收前级栅极驱动信号，第二通路端与第一节点相连以将第一节点电压预充电至高电平电压或将所述第一节点电压下拉至低电平信号；第二晶体管，所述第二晶体管的控制端与所述第一节点相连，第一通路端接收第二时钟信号，第二通路端与输出端相连以提供本级栅极驱动信号；稳定模块，与所述第一节点相连，所述稳定模块根据所述第一节点电压和所述第二时钟信号将所述本级栅极驱动信号稳定至所述低电平信号。

【技术特征摘要】
1.一种栅极驱动电路，包括多级栅极驱动单元，其特征在于，每级所述栅极驱动单元包括：第一晶体管，所述第一晶体管的控制端接收第四时钟信号，第一通路端接收前级栅极驱动信号，第二通路端与第一节点相连以将第一节点电压预充电至高电平电压或将所述第一节点电压下拉至低电平信号；第二晶体管，所述第二晶体管的控制端与所述第一节点相连，第一通路端接收第二时钟信号，第二通路端与输出端相连以提供本级栅极驱动信号；稳定模块，与所述第一节点相连，所述稳定模块根据所述第一节点电压和所述第二时钟信号将所述本级栅极驱动信号稳定至所述低电平信号。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第四时钟信号和所述第二时钟信号互不交叠。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第四时钟信号和所述第二时钟信号的周期和占空比相同，相位相差半个周期。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括第一电容，所述第一电容的两端与所述第二晶体管的控制端和第二通路端分别相连以根据所述第二时钟信号实现自举。5.根据权利要求1所述的栅极驱动电路，其特征在于，所述稳定模块包括：下拉控制单元，根据所述第一节点电压和所述第二时钟信号提供...

【专利技术属性】
技术研发人员：张晋春，王鲁杰，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏,32