高电阻率基底上的双极型晶体管制造技术

技术编号:18946138 阅读:23 留言:0更新日期:2018-09-15 12:17
公开了一种用于利用被布置在基底的高电阻率区域上或其上面的一个或多个双极型晶体管处理射频(RF)信号的系统和方法。基底例如可以包括块状硅,所述块状硅的至少部分具有高电阻率特性。例如,块状基底可以具有大于500Ohm*cm的电阻率,诸如在1kOhm*cm左右。在某些实施例中,双极型器件的一个或多个由被配置为减少谐波效应和其它干扰的低电阻率注入物围绕。

Bipolar transistors on high resistivity substrates

A system and method for processing radio frequency (RF) signals using one or more bipolar transistors arranged on or above a high resistivity region of the substrate are disclosed. The substrate, for example, may include bulk silicon, which at least has a high resistivity characteristic. For example, a blocky substrate can have a resistivity greater than 500Ohm*cm, such as around 1kOhm*cm. In some embodiments, one or more of the bipolar devices are surrounded by low resistivity injectors configured to reduce harmonic effects and other interference.

【技术实现步骤摘要】
高电阻率基底上的双极型晶体管本申请是申请日为2013年6月25日、申请号为201380040230.4、专利技术名称为《高电阻率基底上的双极型晶体管》的专利技术专利申请的分案申请。
本公开总地涉及电子领域,并且更具体地,涉及射频前端模块。
技术介绍
射频(RF)是通常用于产生和检测无线电波的一定范围的电磁辐射的频率的常用术语。这样的范围可以从大约30kHz到300GHz。无线通信装置通常包括用于处理或调节在输入或输出频率或信号端口处的RF信号的前端电路。RF前端模块可以是与无线装置相关联的接收器、发送器或收发器系统的组件。RF前端设计可以包括多个考虑因素,包括复杂性、基底兼容性、性能和集成性。
技术实现思路
这里所公开的某些实施例提供半导体裸芯,所述半导体裸芯包括具有高电阻率部分的硅基底以及被布置在所述硅基底上、在所述高电阻率部分上面的双极型晶体管。这里所公开的某些实施例提供制造半导体裸芯的方法,所述半导体裸芯包括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上形成一个或多个双极型晶体管。这里所公开的某些实施例提供射频(RF)模块,所述射频(RF)模块包括被配置为容纳多个组件的封装基底以及被安装在所述封装基底上的裸芯,所述裸芯具有:高电阻率基底部分;包括被布置在所述高电阻率基底部分上面的SiGe双极型晶体管的功率放大器;以及一个或多个无源器件。所述RF模块还可以包括被配置为在所述裸芯和所述封装基底之间提供电连接的多个连接器。这里所公开的某些实施例提供半导体裸芯,所述半导体裸芯包括具有高电阻率部分的硅基底以及被布置在所述硅基底上、在所述高电阻率部分上面的FET晶体管。这里所公开的某些实施例提供制造集成的前端模块的方法,所述方法包括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上或上面形成一个或多个FET晶体管。这里所公开的某些实施例提供射频(RF)模块,所述射频(RF)模块包括被配置为容纳多个组件的封装基底以及被安装在所述封装基底上的裸芯,所述裸芯具有:高电阻率基底部分;包括被布置在所述高电阻率基底部分上面的FET晶体管的开关;以及一个或多个无源器件。所述RF模块还可以包括被配置为在所述裸芯和所述封装基底之间提供电连接的多个连接器。这里所公开的某些实施例提供半导体裸芯,所述半导体裸芯包括具有高电阻率部分的硅基底;被布置在所述基底上、在所述高电阻率部分上面的有源RF器件;以及至少部分围绕所述RF器件的低电阻率阱,所述低电阻率阱被布置为离开所述RF器件第一距离。某些实施例提供制造半导体裸芯的方法,所述方法包括提供高电阻率块状硅基底的至少一部分;在所述高电阻率基底上面形成一个或多个有源RF器件;以及在所述块状基底的顶表面上离开所述RF器件第一距离注入低电阻率阱。这里所公开的某些实施例提供半导体晶片,所述半导体晶片包括:具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底;至少部分被布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域;被布置在顶表面的附近并且位于与所述顶平面平行的平面中的第二杂质类型的低电阻率外延层;以及被布置在所述顶表面附近并且延伸到所述顶平面下面的第一杂质类型的低电阻率阱,所述低电阻率阱的位置离开所述子集电极区域一段距离。这里所公开的某些实施例提供半导体晶片,所述半导体晶片包括:具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底;掺杂的漏极区域和掺杂的源极区域,其中所述漏极区域和源极区域的每一个是第二杂质类型并且延伸到所述顶平面下面;被布置在顶表面的附近并且位于与所述顶平面平行的平面中的第二杂质类型的低电阻率外延层;以及被布置在所述顶表面附近并且延伸到所述顶平面下面的第一杂质类型的低电阻率阱,所述低电阻率阱的位置离开所述所述漏极区域和源极区域两者至少一段距离。某些实施例提供将所有必要的和期望的所述前端电路的构造块的功能性集成到单个具有高电阻率基底的特征的BiCMOS技术平台上。例如,可以利用具有高电阻率层的SiGeBiCMOS技术完全地集成FEM。这里所公开的某些实施例提供具有高电阻率部分的硅基底以及被布置在所述基底上、在所述高电阻率部分上面的SiGe双极型晶体管。这里所公开的某些实施例提供制造集成的前端模块的方法。所述方法可以包括提供高电阻率块状硅基底的至少一部分并且在所述高电阻率基底上形成一个或多个双极型晶体管。这里所公开的某些实施例提供包括硅基底的半导体裸芯,所述硅基底包括高电阻率部分并且被配置为容纳多个组件。所述裸芯还可以包括被布置在所述基底上的RF前端电路,所述RF前端电路包括被布置在高电阻率部分上面的SiGe双极型晶体管。这里所公开的某些实施例提供射频(RF)模块,所述射频(RF)模块包括:被配置为容纳多个组件的封装基底;被安装在所述封装基底上的裸芯,所述裸芯具有高电阻率基底部分;开关;包括被布置在所述高电阻率基底部分上面的SiGe双极型晶体管的功率放大器;以及一个或多个无源器件;以及被配置为在所述裸芯和所述封装基底之间提供电连接的多个连接器。这里所公开的某些实施例提供RF器件,所述RF器件包括被配置为处理RF信号的处理器;被布置在具有高电阻率部分的基底上的RF前端电路,所述RF前端电路包括开关、一个或多个无源器件和包括布置在高电阻率部分上面的SiGe双极型晶体管的功率放大器;以及与RF前端电路的至少一部分通信的天线以促进所述RF信号的发送和接收。附图说明各种实施例为了说明的目的被描绘在附图中,而绝不应当被解释为限制本专利技术的范围。另外,不同的公开的实施例的各种特征可以被结合以形成额外的实施例,所述额外的实施例是本公开的一部分。贯穿附图,参考标号可以被重复使用以表示所指代的元件之间的对应性。图1是示出根据本公开的一个或多个特征的无线装置的实施例的框图。图2示出根据本公开的一个或多个特征的RF模块的实施例。图3A示出根据本公开的一个或多个特征的功率放大器模块的实施例的框图。图3B示出根据本公开的一个或多个特征的功率放大器的实施例的示意图。图4示出根据本公开的一个或多个特征的前端模块的框图。图5A示出根据本公开的一个或多个特征的形成在低电阻率块状硅基底上的双极型晶体管的实施例的截面视图。图5B示出根据本公开的一个或多个特征的形成在高电阻率块状硅基底上的双极型晶体管的截面视图。图5C示出根据本公开的一个或多个特征的具有在其上布置的多个电子器件的基底的实施例。图5D示出根据本公开的一个或多个特征的具有在其上布置的电子器件的基底的实施例。图5E示出根据本公开的一个或多个特征的被布置在高电阻率基底上面的传输线的截面视图。图5F示出根据本公开的一个或多个特征的形成在低电阻率块状硅基底上的FET晶体管的截面视图。图5G示出根据本公开的一个或多个特征的形成在高电阻率块状硅基底上的FET晶体管的截面视图。图6示出根据本公开的一个或多个特征的用于在集成的FEM装置中实现高电阻率基底的处理的流程图。图7A-7B示出根据本公开的一个或多个特征的前端模块的实施例的示例布局。图8示出根据本公开的一个或多个特征的双频带前端模块的实施例。图9示出根据本公开的一个或多个特征的集成的前端模块的示意图。图10A和10B示出根据本公开的一个或多个特征的用于前端模块的共存滤波器的实施例本文档来自技高网...

【技术保护点】
1.一种半导体裸芯,包括:具有高电阻率部分的硅基底;有源射频器件,被布置在基底上、在所述高电阻率部分上面;以及低电阻率阱,至少部分围绕所述有源射频器件,所述低电阻率阱被布置为离开所述有源射频器件第一距离。

【技术特征摘要】
2012.06.28 US 13/536,630;2012.06.28 US 13/536,609;1.一种半导体裸芯,包括:具有高电阻率部分的硅基底;有源射频器件,被布置在基底上、在所述高电阻率部分上面;以及低电阻率阱,至少部分围绕所述有源射频器件,所述低电阻率阱被布置为离开所述有源射频器件第一距离。2.如权利要求1所述的半导体裸芯,其中,所述低电阻率阱包含低电阻率扩散以及与所述硅基底的接触。3.如权利要求1所述的半导体裸芯,其中,所述低电阻率阱包含p型扩散。4.如权利要求1所述的半导体裸芯,其中,所述低电阻率阱包含砷注入物。5.如权利要求1所述的半导体裸芯,其中,所述低电阻率阱包含硼注入物。6.如权利要求1所述的半导体裸芯,其中,所述有源射频器件是硅锗双极型晶体管。7.如权利要求1所述的半导体裸芯,其中,所述有源射频器件是三阱NMOS器件。8.如权利要求1所述的半导体裸芯,其中,所述有源射频器件是pFET器件。9.如权利要求1所述的半导体裸芯,其中,所述第一距离在1μm和5μm之间。10.如权利要求1所述的半导体裸芯,其中,所述第一距离在5μm和10μm之间。11.如权利要求1所述的半导体裸芯,其中,所述第一距离在10μm和15μm之间。12.如权利要求1所述的半导体裸芯,其中,所述第一距离大于15μm。13.如权利要求1所述的半导体裸芯,还包括低电阻率外延层。14.如权利要求1所述的半导体裸芯,还包含具有相对较高的电阻以及较差的自由载流子传导属性的高电阻率非晶硅层。15.如权利要求1所述的半导体裸芯,还包含高电阻率多晶硅层。16.如权利要求1所述的半导体裸芯,还包含被布置为离开所述器件第二距离的晶格破坏注入物。17.如权利要求16所述的半导体裸芯,其中,所述晶格破坏注入物包含氩。18.如权利要求16所述的半导体裸芯,其中,所述第二距离大于所述第一距离。19.如权利要求16所述的半导体裸芯,其中,所述第二距离在1μm和5μm之间。20.如权利要求16所述的半导体裸芯,其中,所述第二距离在5μm和10μm之间。21.如权利要求16所述的半导体裸芯,其中,所述第二距离大于10μm。22.如权利要求16所述的半导体裸芯,其中,所述晶格破坏注入物被布置为紧靠低电阻率阱的至少一部分。23.如权利要求1所述的半导体裸芯,还包括被布置在所述有源射频器件和所述低电阻率区域之间的一个或多个沟槽。24.如权利要求23所述的半导体裸芯,其中,所述一个或多个沟槽由两个沟槽组成。25.如权利要求1所述的半导体裸芯,其中,所述第一距离足够大以基本上消除所述有源射频器件和所述低电阻率阱之间的寄生耦合。26.一种制造半导体裸芯的方法,包括:提供高电阻率块状硅基底的至少一部分;在所述高电阻率块状硅基底上面形成一个或多个有源射频器件;以及在所述高电阻率块状硅基底的顶表面上离开所述一个或多个有源射频器件第一距离注入低电阻率阱。27.如权利要求26所述的方法,还包括离开所述一个或多个有源射频器件第二距离注入高电阻率注入物。28.如权利要求27所述的方法其中,所述第二距离大于10μm。29.如权利要求27所述的方法其中,所述第二距离大于所述第一距离。30.如权利要求26所述的方法,其中,所述第一距离在5μm和15μm之间。31.一种射频器件,包括:基带电路部件,被配置为处理射频信号;射频前端电路,被布置在具有高电阻率部分的基底上,所述射频前端电路包含被布置在所述基底上在所述高电阻率部分上面的有源射频器件、以及至少部分围绕所述射频器件的低电阻率阱,所述低电阻率阱被布置为离开所述射频器件第一距离;以及天线,与所述射频前端电路通信以促进所述射频信号的发送和接收。32.如权利要求31所述的射频器件,其中所述射频前端电路还包含被布置在所述射频器件和所述低电阻率之间的一个或多个沟槽。33.一种集成前端模块,包括:半导体裸芯,其包含具有高电阻率部分的硅基底、被配置为处理射频信号并且被布置在所述高电阻率部分上面的基底上的有源射频器件、以及被布置为离开所述射频器件第一距离的低电阻率阱;以及天线端口,被配置为与天线通信以促进所述射频信号的发送和接收。34.如权利要求33所述的集成前端模块,其中,所述半导体裸芯还包含被布置为与所述器件离开一段距离的晶格破坏注入物。35.如权利要求34所述的集成前端模块,其中,所述晶格破坏注入物包含氩。36.一种半导体器件,包括:具有位于顶平面中的顶表面的第一杂质类型的高电阻率块状硅基底,所述第一杂质类型为p型;至少部分被布置在所述顶平面下面的第二杂质类型的晶体管子集电极区域,所述第二杂质类型为n型;被布置在顶表面的附近并且位于与所述顶平面平行的平面中的所述第二杂质类型的低电阻率外延层;被布置在所述顶表面附近并且延伸到所述顶平面下面的所述第一杂质类型的低电阻率阱,所述低电阻率阱的位置离开所述晶体管子集电极区域第一距离;沟槽,被布置在所述晶体管子集电极区域和所述低电阻率阱之间并且延伸到所述顶平面下面,所述沟槽邻近所述低电阻率阱并且离开所述子集电极区域第二距离,所述沟槽被配置为阻碍高电阻率块状硅基底中的载流子的跨越沟槽的迁移;以及硅锗双极型晶体管,被布置在所述高电阻率块状硅基底上面,并且包含所述晶体管子集电极区域和n型阱,所述n型...

【专利技术属性】
技术研发人员:MJ麦克帕特林MM多尔蒂
申请(专利权)人:天工方案公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1