一种MOS控制晶闸管芯片制造技术

一种MOS控制的晶闸管芯片，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，第一类型单胞位于第二类型单胞外侧，第一类型单胞为开通单胞，且第二类型单胞为关断单胞；以及终端结构，位于单胞结构外围。

A thyristor chip controlled by MOS

A MOS-controlled thyristor chip consists of a cell structure consisting of a plurality of first-type cells connected in parallel and a plurality of second-type cells connected in parallel. The first-type cells are located outside the second-type cells, the first-type cells are on-off cells, and the second-type cells are on-off cells; and the terminal structure. Located outside the cell structure.

【技术实现步骤摘要】
一种MOS控制晶闸管芯片
本专利技术涉及半导体
更具体地，涉及一种MOS控制晶闸管芯片。
技术介绍
近年来，由于半导体技术的进步和市场扩大等原因，电力电子
有了很大的发展。目前，应用广泛的一类电力电子器件是由控制信号控制开通和关断，这一类包括几种不同的器件类型，如IGBT和GTO等。但IGBT局限于中频领域，GTO虽然在2000V以上的应用领域由于IGBT，但需要很强的保护电流和门极驱动电路、并联连接困难和频率有限等缺陷。因此，具有高输入阻抗、更易于控制、阻断电压高等优点的MOS控制晶闸管应运而生。但目前的MOS控制晶闸管，当多个晶闸管共同使用时，存在不能彻底快速开通和关断的问题，晶闸管越多这样的问题就越明显，如果没有全部开通，则影响器件的耐电流特性，此外，关断时一旦由于没有全部关断而存在残存的大电流，则会令器件存在损坏的风险，但是有的产品为了解决上面的问题将每个晶闸管中均配置有开通管和关断管，这样形成的MOS控制晶闸管芯片工艺复杂，也提高了生产成本。因此，需要提供一种工艺简单的、且可以提供优良的开通关断一致性并保证快速彻底关断的MOS控制晶闸管芯片。
技术实现思路
本专利技术的目的在于提供一种工艺简单、具有良好的开通关断一致性的MOS控制晶闸管芯片。为达到上述目的，本专利技术采用下述技术方案：一种MOS控制的晶闸管芯片，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，第一类型单胞位于第二类型单胞外侧，第一类型单胞为开通单胞，且第二类型单胞为关断单胞；以及终端结构，位于单胞结构外围。优选地，第一类型单胞为开通单胞，第二类型单胞为关断单胞，多个开通单胞包围多个关断单胞。优选地，多个开通单胞在多个关断单胞外围单圈设置。优选地，多个开通单胞的数量小于关断单胞。优选地，第一单胞包括依次形成在第一导电类型衬底上的：第二导电类型的缓冲层；第二导电类型的外延层；形成在外延层中的第一导电类型的第一阱区；形成在第一阱区中的第二导电类型的第二阱区；形成在第一阱区和第二阱区上的栅极绝缘层，部分地暴露第二阱区；形成在栅极绝缘层上的栅极；形成在暴露的第二阱区上的第一电极；以及形成在衬底另一侧上的第二电极。优选地，第二单胞包括依次形成在第一导电类型衬底上的：第二导电类型的缓冲层；第二导电类型的外延层；形成在外延层中的第一导电类型的第一阱区；形成在第一阱区中的第二导电类型的第二阱区；形成在第二阱区中的第三阱区，在每个第二阱区中包括间隔布置的两个第三阱区；形成在第一阱区、第二阱区和第三阱区上的栅极绝缘层，部分地暴露第二阱区和第三阱区；形成在栅极绝缘层上的栅极；形成在暴露的第二阱区和第三阱区上的第一电极；以及形成在衬底另一侧上的第二电极。优选地，第一导电类型为P型，第二导电类型为N型。优选地，第一导电类型为N型，第二导电类型为P型。优选地，终端结构包括多个场板和多个场限环，多个场限环间隔分布，多个场板布置在多个场限环上方并部分覆盖多个场限环中的相应场限环。本专利技术的有益效果如下：本专利技术所述技术方案能够提供一种工艺简单、开通和关断的一致性良好、具有双重关断机制的高耐压MOS控制晶闸管芯片。附图说明下面结合附图对本专利技术的具体实施方式作进一步详细的说明；图1为示出根据本公开的MOS控制晶闸管芯片的整体布局的俯视平面示意图；图2为示意性示出根据本公开的MOS控制晶闸管芯片的单胞结构之中的第一单胞和第二单胞示例性布局关系的放大结构图；图3为沿图2中所示的线AA截取的部分中位于线AA以上部分的放大了的剖视图；图4为放大示出沿图3所示的剖面中的线BB以左部分的示例性结构的视图；图5为根据本公开一个实施例的第一单胞的电路原理图；图6为根据本公开一个实施例的第二单胞的电路原理图；以及图7至图13为示出根据示例性方法步骤形成的本公开的芯片结构的视图。具体实施方式为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。在附图中，为了清楚地描述，放大示出了各个层以及区域等的厚度。而且，为了便于说明，在附图中扩大示出了部分层以及区域的厚度。本领域技术人员应理解，这仅是示意性的，并不用于限制本专利技术。在说明书中除非另有明确相反的记载，表达“具有”、“含有”、“包括”、“包含”等均是开放性的，它们表示所描述的结构，元件或者特征的存在，但并不排除额外元件或特征。应理解，说明书中所述的序数词第一、第二等只是为了描述的清楚，而不是为了限制元件、部件或组件等的顺序，即，描述为第一元件、部件和组件以及第二元件、部件或组件也可以表述为第二元件、部件和组件以及第一元件、部件或组件。图1为根据本公开的MOS控制晶闸管芯片10的整体布局的俯视平面示意图。如图所示，本公开的MOS控制晶闸管芯片10包括：单胞结构110和终端结构130。终端结构130围绕单胞结构110布置。此外，MOS控制晶闸管芯片10还包括栅电极G、阴电极K和阳电极A。由于为了示出单胞结构110和终端结构130的布局，因此在图1中仅标示出了栅电极G的区域。在实际结构中，如果MOS控制晶闸管芯片10为NMOS控制晶闸管芯片(N-MCT)，则阴电极K与栅电极G在芯片10的同一侧，阳电极A在另一侧；如果MOS控制晶闸管芯片10为PMOS控制晶闸管芯片(P-MCT)，则阳电极A与栅电极G在芯片10的同一侧，阴电极K在另一侧。下面结合图2至图6以N-MCT为例描述本公开的MOS控制晶闸管芯片10的结构原理及其控制机制。单胞结构110的具体结构参照图2，图2为示意性示出根据本公开的MOS控制晶闸管芯片10中单胞结构110之中的第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)示例性布局关系的放大结构图。图中更为详细地示出了单胞结构110的组成和示例性排列方式。如图2所示，在该示例性布局中，单胞结构110包括依次排列成一圈的多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和依次排列布置在由多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)围成的区域中的多个第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)，图中空白部分略去了部分第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)。单胞结构110中的所有单胞共用相同的栅电极G、阴电极K和阳电极A，多个第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)彼此并联，第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)彼此并联，且第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)和第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等的正整数)彼此并联。应理解，图中仅是为了示意性地示出第一单胞111(i)(i∈1、2、……N，N为与第一单胞总数相等的正整数)与第二单胞113(j)(j∈1、2、……M，M为与第二单胞总数相等本文档来自技高网...

【技术保护点】
1.一种MOS控制的晶闸管芯片，其特征在于，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，所述第一类型单胞位于所述第二类型单胞外侧，所述第一类型单胞为开通单胞，且所述第二类型单胞为关断单胞；以及终端结构，位于所述单胞结构外围。

【技术特征摘要】
1.一种MOS控制的晶闸管芯片，其特征在于，包括：单胞结构，包括多个并联连接的第一类型单胞和多个并联连接的第二类型单胞，所述第一类型单胞位于所述第二类型单胞外侧，所述第一类型单胞为开通单胞，且所述第二类型单胞为关断单胞；以及终端结构，位于所述单胞结构外围。2.根据权利要求1所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞包围所述多个关断单胞。3.根据权利要求2所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞在所述多个关断单胞外围单圈设置。4.根据权利要求2所述的MOS控制的晶闸管芯片，其特征在于，所述多个开通单胞的数量小于所述多个关断单胞的数量。5.如权利要求1所述的MOS控制晶闸管芯片，其特征在于，所述第一单胞包括依次形成在第一导电类型衬底上的：第二导电类型的缓冲层；第二导电类型的外延层；形成在所述外延层中的第一导电类型的第一阱区；形成在所述第一阱区中的第二导电类型的第二阱区；形成在所述第一阱区和所述第二阱区上的栅极绝缘层，部分地暴露所述第二阱区；形成在所述栅极绝缘层上的栅极；形成在所述暴露的第二阱区上的第一电极；以及形成在所述衬...

【专利技术属性】
技术研发人员：杨显精，张守明，李洪朋，
申请(专利权)人：北京时代华诺科技有限公司，
类型：发明
国别省市：北京,11