半导体结构的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法，将第一栅极层上掩膜层的刻蚀分成两次进行，在第一次刻蚀刻蚀后，所述掩膜层时留有剩余，然后进行第二次刻蚀时，对所述掩膜层和所述第一栅极层的刻蚀选择比增高，使得由于掩膜层刻蚀导致的第一栅极层的损失变小，使得剩余的第一栅极层厚度增加，在后续对第一栅极层表面的氧化层刻蚀时，由于第一栅极的厚度增厚，可以防止在刻蚀第一栅极层表面的氧化层的时候就把第一栅极刻蚀穿透，从而避免了第一栅极层底部ONO层薄膜的损坏。

Method for forming semiconductor structure

The invention provides a method for forming a semiconductor structure by dividing the etching of the mask layer on the first gate layer into two stages, leaving the remaining mask layer after the first etching, and then making the second etching, increasing the etching selection ratio of the mask layer and the first gate layer, resulting in an increase in the etching selection ratio due to the mask layer. The loss of the first gate layer caused by the film etching becomes smaller, resulting in an increase in the thickness of the remaining first gate layer. In subsequent etching of the oxide layer on the surface of the first gate layer, the thickness of the first gate increases to prevent the first gate from etching through the oxide layer on the surface of the first gate layer, thus avoiding the first gate etching. The damage of the ONO layer film at the bottom of the first gate layer is avoided.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。
技术介绍
在半导体制造产业中，ONO(氧化层-氮化层-氧化层)叠层在非易失闪存(NORFLASH)存储器中作为浮栅(FloatingGate，FG)和控制栅(ControlGate，CG)之间的夹层电介质。EF90在线扫描电子显微镜发现由控制栅层多晶硅的蚀刻导致的ONO薄膜损坏，根本原因是控制栅层刻蚀使用氯气作为击穿气体，并且易蚀刻完全自然氧化物和重掺杂物控制栅聚合物。由于硬件限制，控制栅层刻蚀时的击穿时间减少是不可能的，进一步的，因为ONO薄膜损坏，然后跟随偏移刻蚀和浮栅氧化层的刻蚀将会蚀刻浅沟槽隔离氧化层并使浅沟槽隔离损失更多，然后在浮栅层蚀刻处底部有源区中的硅将被损坏。
技术实现思路
本专利技术的目的在于提供一种半导体结构的形成方法，以解决现有技术中因控制栅层多晶硅的蚀刻导致ONO薄膜损坏的问题。为了达到上述目的，本专利技术提供了一种半导体结构的形成方法，包括以下步骤：提供前端结构，所述前端结构包括依次层叠的第一栅极层和掩膜层；对所述掩膜层进行第一次刻蚀；以及对所述掩膜层进行第二次刻蚀以暴露出所述第一栅极层，所述第二次刻蚀对所述掩膜层选择性高于对所述第一栅极层的选择性。可选的，所述第二次刻蚀时，所述掩膜层和所述第一栅极层的刻蚀选择比范围为4～6。可选的，所述第一次刻蚀时，所述掩膜层和所述第一栅极层的刻蚀选择比为1～2。可选的，采用到达时间停止刻蚀方式进行所述第一次刻蚀和所述第二次刻蚀。可选的，所述第一次刻蚀的高度范围为2520～3080埃，采用气体CF4或CHF3刻蚀。可选的，所述第二次刻蚀的高度大于等于650埃，采用气体CH3F刻蚀剂。可选的，所述掩膜层为氮化硅层。可选的，所述前端结构还包括衬底，位于所述衬底上的氧化层，位于所述氧化层上的第二栅极层和位于所述第二栅极层上的介质层，所述第一栅极层位于所述介质层上。可选的,在所述第二次刻蚀完成后，所述第一栅极层表面生成氧化层，采用刻蚀工艺去除所述氧化层。可选的，所述第一栅极层为控制栅，所述第二栅极层为浮栅，所述介质层为ONO层。可选的，所述控制栅层为多晶硅层。可选的，所述掩膜层的厚度范围为3000～3630埃，所述第一栅极层的厚度范围为540～660埃，所述ONO层的厚度范围为130～160埃。综上所述，在本专利技术提供的半导体结构的形成方法中，提供前端结构，所述前端结构包括依次层叠的第一栅极层和掩膜层；对所述掩膜层进行第一次刻蚀；以及对所述掩膜层进行第二次刻蚀以暴露出所述第一栅极层，所述第二次刻蚀对所述掩膜层选择性高于对所述第一栅极层的选择性。本专利技术中将第一栅极层上掩膜层的刻蚀分成两次进行，在第一次刻蚀刻蚀后，所述掩膜层时留有剩余，然后进行第二次刻蚀时，对所述掩膜层和所述第一栅极层的刻蚀选择比增高，使得由于掩膜层刻蚀导致的第一栅极层损失变小，剩余的第一栅极层厚度增加。进一步的，因为第一栅极的厚度太薄，在对第一栅极层表面的氧化层刻蚀时，就容易把第一栅极刻蚀穿透。本专利技术就是通过把第一栅极的厚度增厚，来防止在刻蚀第一栅极层表面的氧化层的时候就把第一栅极刻蚀穿透，从而避免了第一栅极层底部ONO层薄膜的损坏。附图说明图1为现有方法中控制栅刻蚀后的器件结构示意图；图2为现有方法中浮栅刻蚀时的器件结构示意图；图3为本专利技术实施例提供的半导体结构的形成方法的流程示意图；图4为本专利技术实施例提供的所述掩膜层刻蚀前形成的器件结构示意图；图5为现有方法中掩膜层刻蚀时形成的一器件结构示意图；图6为现有方法中掩膜层刻蚀完成后形成的一器件结构示意图；图7为本专利技术实施例提供的方法中，在步骤S1中掩膜层刻蚀后的器件结构示意图；图8为本专利技术实施例提供的方法中，在步骤S3中掩膜层刻蚀后的器件结构示意图；其中，11-有源区，12-浮栅，13-ONO层，14-控制栅，15-浅沟槽隔离，21-衬底，22-氧化层，23-浮栅，24-介质层，25-第一栅极层，26-掩膜层。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。参阅图1和图2，如
技术介绍
中所述的，在浮栅12和控制栅14之间形成有ONO层13，在现有方案中在刻蚀控制栅14时由于采用氯气作为刻蚀气体，易蚀刻完全自然氧化物和重掺杂物控制栅聚合物，从而导致ONO层13薄膜的损坏，然后会在之后的偏移刻蚀和浮栅氧化层刻蚀的时候使有源区11中的浅沟槽隔离17的氧化层被刻蚀并使浅沟槽隔离15损失更多，从而使得有源区11部分区域暴露出来，在浮栅12刻蚀时，有源区11暴露的区域也会被刻蚀，这将会导致有源区11的硅被损坏，最终影响半导体器件的性能。因此，在制造半导体器件时，为了解决上述问题，本专利技术提供了一种半导体结构的形成方法。参阅图3，其为本专利技术实施例提供的半导体结构的形成方法的流程示意图，如图1所示，所述半导体结构的形成方法包括以下步骤:步骤S1：提供前端结构，所述前端结构包括依次层叠的第一栅极层和掩膜层；步骤S2：对所述掩膜层进行第一次刻蚀；以及步骤S3：对所述掩膜层进行第二次刻蚀以暴露出所述第一栅极层，所述第二次刻蚀对所述掩膜层选择性高于对所述第一栅极层的选择性。参阅图4，在进行上述刻蚀前，提供一前端结构，所述前端结构包括一衬底21，位于所述衬底21上的氧化层22，位于所述氧化层22上的第二栅极23，位于所述第二栅极层23上的介质层26，位于所述介质层26上的第一栅极层25，位于所述第一栅极层25上的掩膜层26。具体的，在一个实施例中，所述氧化层22的厚度范围为80～100埃，可以是80埃，90埃，100埃；所述第二栅极层23的厚度范围为270～330埃，可以是280埃，300埃，330埃；所述介质层的厚度范围为130～160埃，可以是130埃，144埃，150埃；所述第一栅极层25的厚度范围为540～660埃，可以是550埃，600埃，650埃；所述掩膜层26的厚度范围为3000～3630埃，可以是3300埃，3400埃，3500埃。参阅图5和图6，在目前方法中，对所述第一栅极层25上掩膜层26的刻蚀一次性完成，刻蚀过程中，所述掩膜层26和所述第一栅极层25的刻蚀选择比不变，具体的，所述掩膜层26和所述第一栅极层25的刻蚀选择比范围为1～2，采用到达时间停止刻蚀方式进行所述刻蚀，如图6所示，在所述掩膜层26的刻蚀完成后，会损失一定厚度的第一栅极层26，通过EF90平台的在线扫描电子显微镜在线测厚，在所述掩膜层26的刻蚀完成后，损失的第一栅极层25的厚度接近295埃。参阅图7和图8，在本专利技术所提供的方法中，对所述控制栅层25上介质层26的刻蚀分成两次进行，第一次刻蚀，选用较低的刻蚀选择比，对所述掩膜层26进行刻蚀但不将所述掩膜层26全部刻蚀掉，留有剩余，之后进行第二次刻蚀，选用较高的刻蚀选择比，对所述掩膜层26进行刻蚀，暴露出所述第一栅极层。具体的，采用到达时间停止刻蚀方式进行所述第一次刻蚀和所述第二次刻蚀，即限定刻蚀时间，达到所需效果，进一步的，选用较低的刻蚀选择比指所述掩膜层26和所述第一本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括，提供前端结构，所述前端结构包括依次层叠的第一栅极层和掩膜层；对所述掩膜层进行第一次刻蚀；以及对所述掩膜层进行第二次刻蚀以暴露出所述第一栅极层，所述第二次刻蚀对所述掩膜层选择性高于对所述第一栅极层的选择性。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括，提供前端结构，所述前端结构包括依次层叠的第一栅极层和掩膜层；对所述掩膜层进行第一次刻蚀；以及对所述掩膜层进行第二次刻蚀以暴露出所述第一栅极层，所述第二次刻蚀对所述掩膜层选择性高于对所述第一栅极层的选择性。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二次刻蚀时，所述掩膜层和所述第一栅极层的刻蚀选择比范围为4～6。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一次刻蚀时，所述掩膜层和所述第一栅极层的刻蚀选择比为1～2。4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用到达时间停止刻蚀方式进行所述第一次刻蚀和所述第二次刻蚀。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一次刻蚀的高度范围为2520～3080埃，包括采用气体CF4或CHF3刻蚀。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二次刻蚀的高度大于等于65...

【专利技术属性】
技术研发人员：陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31