移位寄存器、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器、栅极驱动电路及显示装置，属于显示技术领域。本发明专利技术的移位寄存器，包括：输入模块、输出模块，以及第一稳压模块；其中，所述输入模块，用于在输入信号的控制下，通过工作电平信号对上拉节点进行预充电；所述上拉节点为所述输入模块、所述输出模块、所述第一稳压模块之间的连接节点；所述输出模块，用于根据所述上拉节点的电位，控制第一时钟信号的由信号输出端输出；所述第一稳压模块，用于在第一控制信号的控制下，将所述工作电平信号传输至所述上拉节点，以使所述上拉节点的电位稳定。

Shift register, gate drive circuit and display device

The invention provides a shift register, a gate drive circuit and a display device, belonging to the display technical field. The shift register of the invention comprises an input module, an output module and a first voltage stabilizing module, wherein the input module is used for pre-charging a pull-up node by a working level signal under the control of an input signal, and the pull-up node is the input module, the output module and the first stability. The output module is used to control the output of the first clock signal from the signal output terminal according to the potential of the pull-up node, and the first voltage stabilization module is used to transmit the working level signal to the pull-up node under the control of the first control signal to enable the pull-up joint. The potential of the point is stable.

【技术实现步骤摘要】
移位寄存器、栅极驱动电路及显示装置
本专利技术属于显示
，具体涉及一种移位寄存器、栅极驱动电路及显示装置。
技术介绍
TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(Gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(Source)驱动每一行像素所需的信号依次从上往下输出。其中，为栅极提供信号的是移位寄存器，一般的移位寄存器的结构均较为负载，由多个薄膜晶体管构成，这样一来，在移位寄存器进行工作时，难免会存在一些薄膜晶体管漏电的问题，致使移位寄存器所输出的信号不稳定，因此提供一种能够输出稳定信号的移位寄存器是亟需要解决的技术问题。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器及显示装置。解决本专利技术技术问题所采用的技术方案是一种移位寄存器，包括：输入模块、输出模块，以及第一稳压模块；其中，所述输入模块，用于在输入信号的控制下，通过工作电平信号对上拉节点进行预充电；所述上拉节点为所述输入模块、所述输出模块、所述第一稳压模块之间的连接节点；所述输出模块，用于根据所述上拉节点的电位，控制第一时钟信号的由信号输出端输出；所述第一稳压模块，用于在第一控制信号的控制下，将所述工作电平信号传输至所述上拉节点，以使所述上拉节点的电位稳定。优选的是，所述第一稳压模块包括：第二晶体管；其中，所述第二晶体管的第一极连接工作电平信号端，第二极连接所述上拉节点，控制极连接第一控制信号端。优选的是，所述移位寄存器还包括：下拉控制模块、第一下拉模块、第二下拉模块；其中，所述下拉控制模块，用于在第二时钟信号的控制下，通过工作电平信号控制下拉节点的电位；所述下拉节点为所述下拉控制模块、所述第一下拉模块、所述第二下拉模块之间的连接节点；所述第一下拉模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号将所述上拉节点的电位进行下拉；所述第二下拉模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号将所述信号输出端的电位进行下拉。进一步优选的是，所述移位寄存器还包括降噪模块，用于在第二控制信号的控制下，通过非工作电平信号对所述上拉节点的输出进行降噪。进一步优选的是，所述降噪模块包括：第四晶体管；其中，所述第四晶体管的第一极连接非工作电平端，第二极连接所述上拉节点，控制极连接第二控制信号端。进一步优选的是，所述移位寄存器还包括第二稳压模块，用于在所述上拉节点的电位的控制下，通过非工作电平信号稳定所述下拉节点的电位。进一步优选的是，所述第二稳压模块包括：第十二晶体管；其中，所述第十二晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接所述上拉节点。进一步优选的是，所述信号输出端包括：第一信号输出端和第二信号输出端；所述第一信号输出端和所述信号输出端输出相同的信号；所述下拉控制模块包括：第十晶体管；所述第一下拉模块包括：第九晶体管；所述第二下拉模块包括：第六晶体管和第八晶体管；其中，所述第六晶体管的第一极连接所述第一信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第八晶体管的第一极连接所述第二信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第九晶体管的第一极连接所述上拉节点，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第十晶体管的第一极连接工作电平信号端，第二极连接所述下拉节点，控制极连接第二时钟信号端。进一步优选的是，所述输入模块包括：第一晶体管和第十一晶体管；其中，所述第一晶体管的第一极连接工作电平端，第二极连接所述上拉节点，控制极连接信号输入端；所述第十一晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接信号输入端。优选的是，所述信号输出端包括：第一信号输出端和第二信号输出端；所述第一信号输出端和所述信号输出端输出相同的信号；所述移位寄存器还包括：第一复位模块和第二复位模块；其中，所述第一复位模块，用于在复位信号的控制下，通过非工作电平信号对所述上拉节点的电位进行复位；所述第二复位模块，用于在复位信号的控制下，通过非工作电平信号对所述第一信号输出端和所述第二信号输出端的输出进行复位。进一步优选的是，所述第一复位模块包括：第三晶体管；所述第二复位模块包括：第十三晶体管和第十四晶体管；其中，所述第三晶体管的第一极连接非工作电平信号端，第二极连接所述上拉节点，控制极连接复位信号端；所述第十三晶体管的第一极连接非工作电平信号端，第二极连接所述第一信号输出端，控制极连接所述复位信号端；所述第十四晶体管的第一极连接非工作电平信号端，第二极连接所述第二信号输出端，控制极连接所述复位信号端。优选的是，所述信号输出端包括：第一信号输出端和第二信号输出端；所述输出模块包括：第五晶体管、第七晶体管、存储电容；其中，所述第五晶体管的第一极连接第一时钟信号端，第二极连接第一信号输出端，控制连接所述上拉节点；所述第七晶体管的第一极连接第一时钟信号端，第二极连接第二信号输出端，控制连接所述上拉节点；所述存储电容的第一端连接上拉节点，第二端连接所述第一信号输出端。解决本专利技术技术问题所采用的技术方案是一种栅极驱动电路，包括多个级联的上述的移位寄存器。优选的是，位于奇数级的所述移位寄存器的输出模块连接用以为其提供第一时钟信号的第一时钟信号线；位于奇数级的所述移位寄存器的下拉控制模块连接用以为其提供第二时钟信号的第二时钟信号线；位于偶数级的所述移位寄存器的输出模块连接用以为其提供第一时钟信号的第三时钟信号线；位于偶数级的所述移位寄存器的下拉控制模块连接用以为其提供第二时钟信号的第四时钟信号线；其中，第N-1级所述移位寄存器中的上拉节点连接第N级所述移位寄存器的第一稳压模块，为其提供第一控制信号；第N-4级所述移位寄存器中的上拉节点连接第N级所述移位寄存器的降噪模块，为其提供第二控制信号；所述第一时钟信号线、所述第二时钟信号线、所述第三时钟信号线、所述第四时钟信号线所输出的时钟信号相差1/4周期。解决本专利技术技术问题所采用的技术方案是一种显示装置，其包括上述的栅极驱动电路。附图说明图1为本专利技术的实施例1和2的移位寄存器的结构示意图；图2为本专利技术的实施例1和2的移位寄存器的工作时序图；图3为本专利技术的实施例3的栅极驱动电路的结构示意图。其中附图标记为：1、输入模块；2、输出模块；3、第一稳压模块；4、下拉控制模块；5、第一下拉模块；6、第二下拉模块；7、降噪模块；8、第一复位模块；9、第二复位模块；10、第二稳压模块；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；T8、第八晶体管；T9、第九晶体管；T10、第十晶体管；T11、第十一晶体管；T12、第十二晶体管；T13、第十三晶体管；T14、第十四晶体管；C1、存储电容；Q、上拉节点；QB、下拉节点；Input、信号输入端；clk1、第一时钟信号端；clk2、第二时钟信号端；CLK1、第一时钟信号线；CLK2、第二时钟信号线；CLK3、第三时钟信号线；CLK4、第四时钟信号线；T-Rs本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：输入模块、输出模块，以及第一稳压模块；其中，所述输入模块，用于在输入信号的控制下，通过工作电平信号对上拉节点进行预充电；所述上拉节点为所述输入模块、所述输出模块、所述第一稳压模块之间的连接节点；所述输出模块，用于根据所述上拉节点的电位，控制第一时钟信号的由信号输出端输出；所述第一稳压模块，用于在第一控制信号的控制下，将所述工作电平信号传输至所述上拉节点，以使所述上拉节点的电位稳定。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入模块、输出模块，以及第一稳压模块；其中，所述输入模块，用于在输入信号的控制下，通过工作电平信号对上拉节点进行预充电；所述上拉节点为所述输入模块、所述输出模块、所述第一稳压模块之间的连接节点；所述输出模块，用于根据所述上拉节点的电位，控制第一时钟信号的由信号输出端输出；所述第一稳压模块，用于在第一控制信号的控制下，将所述工作电平信号传输至所述上拉节点，以使所述上拉节点的电位稳定。2.根据权利要求1所述的移位寄存器，其特征在于，所述第一稳压模块包括：第二晶体管；其中，所述第二晶体管的第一极连接工作电平信号端，第二极连接所述上拉节点，控制极连接第一控制信号端。3.根据权利要求1所述的移位寄存器，其特征在于，还包括：下拉控制模块、第一下拉模块、第二下拉模块；其中，所述下拉控制模块，用于在第二时钟信号的控制下，通过工作电平信号控制下拉节点的电位；所述下拉节点为所述下拉控制模块、所述第一下拉模块、所述第二下拉模块之间的连接节点；所述第一下拉模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号将所述上拉节点的电位进行下拉；所述第二下拉模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号将所述信号输出端的电位进行下拉。4.根据权利要求3所述的移位寄存器，其特征在于，还包括降噪模块，用于在第二控制信号的控制下，通过非工作电平信号对所述上拉节点的输出进行降噪。5.根据权利要求4所述的移位寄存器，其特征在于，所述降噪模块包括：第四晶体管；其中，所述第四晶体管的第一极连接非工作电平端，第二极连接所述上拉节点，控制极连接第二控制信号端。6.根据权利要求3所述的移位寄存器，其特征在于，还包括第二稳压模块，用于在所述上拉节点的电位的控制下，通过非工作电平信号稳定所述下拉节点的电位。7.根据权利要求6所述的移位寄存器，其特征在于，所述第二稳压模块包括：第十二晶体管；其中，所述第十二晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接所述上拉节点。8.根据权利要求3所述的移位寄存器，其特征在于，所述信号输出端包括：第一信号输出端和第二信号输出端；所述第一信号输出端和所述信号输出端输出相同的信号；所述下拉控制模块包括：第十晶体管；所述第一下拉模块包括：第九晶体管；所述第二下拉模块包括：第六晶体管和第八晶体管；其中，所述第六晶体管的第一极连接所述第一信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第八晶体管的第一极连接所述第二信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第九晶体管的第一极连接所述上拉节点，第二极连接非工作电平信号端，控制极连接所述下拉节点；所述第十晶体管的第一极连接工作电平信号端，第二极连接所述下拉节点，控制极连接第二时钟信号端。9.根据权利要求3所述的移位寄存器，其特...

【专利技术属性】
技术研发人员：王迎，蔡莲姬，吴迪，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11