一种CMOS数字集成线路板的制作工艺制造技术

本发明专利技术公开了一种CMOS数字集成线路板的制作工艺，其特征在于：包括以下步骤：S1、衬底的选择；S2、制作n阱；S3、场区氧化；S4、制作多晶硅栅；S5、形成源、漏区；S6、形成金属互连线；还包括在步骤S6做好互连线之后还要在硅片上覆盖一层磷硅玻璃钝化膜，进行一次光刻把集成电路的硅片的引出端，并压点暴露出来，在封装时使硅片的压点和管壳的相应管脚连接起来。

Manufacturing technology of a CMOS digital integrated circuit board

The invention discloses a manufacturing process of CMOS digital integrated circuit board, which is characterized by the following steps: selection of S1, substrate; S2, making n-well; oxidation of S3, field area; S4, making polysilicon gate; S5, forming source and drain area; S6, forming metal interconnect line; and including making interconnect line after making interconnect line by H6. The silicon wafer is coated with a phosphorus silica glass passivation film, and the silicon wafer's lead-out end is exposed by a single lithography. The silicon wafer's pressure point is connected with the corresponding pin of the shell and tube during packaging.

【技术实现步骤摘要】
一种CMOS数字集成线路板的制作工艺
专利技术涉及集成线路板
，具体为一种CMOS数字集成线路板的制作工艺。
技术介绍
CMOS数字集成线路板由PMOS和NMOS组成的互补型电路。PMOS需要n型衬底，NMOS需要p型衬底，在CMOS电路中要把PMOS和NMOS制作在一个衬底上，CMOS电路采用做阱的方法解决了这一问题。CMOS电路按结构可分为n阱CMOS、p阱CMOS以及双阱CMOS三种类型。目前的CMOS数字集成线路板的制作工艺，存在不能同时进行杂质激活与使杂质达到深层分布；器件之间的隔离效果较差；NMOS与PMOS的栅极连接不便捷；不能精确控制沟道长度减少寄生电容和不能完全保证不同导电层之间的相互绝缘的问题。
技术实现思路
专利技术的目的在于提供一种CMOS数字集成线路板的制作工艺，以解决上述
技术介绍
中提出的问题。为实现上述目的，专利技术提供如下技术方案：一种CMOS数字集成线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择衬底电阻率较小，但具有外延层的外延硅片作为衬底；S2、制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后用n阱掩膜板光刻出n阱注入区域，之后进行p/AS掺杂，掺杂之后进行高温退火，温度为300～350℃，持续时间为3～5min；S3、场区氧化：先在硅片上生成一薄层SiO2层作为缓冲层来减少硅和氮化硅之间的应力，然后利用掩膜板进行光刻，光刻之后进行热氧化，消耗0.46μm厚的硅，在场区形成1μm厚的SiO2隔离层以及0.54μm厚的场区与有源区；S4、制作多晶硅栅：清洁有源区表面，首先在表面生长一薄层栅极氧化层，然后进行淀积多晶硅并进行掺杂，最后利用多晶硅栅的掩膜板反刻多晶硅，保留下来的多晶硅作为MOS管的栅极，作为部分连线把NMOS和PMOS的栅极连接起来；S5、形成源、漏区：利用掩膜板对NMOS和PMOS的源漏区分别进行光刻和离子注入，二者都是以光刻胶作为掩蔽膜，n+区和p+区注入之后同时进行热退火处理，温度为100～150℃，持续时间为5～10min；注入时，由于有多晶硅栅遮蔽的有源区区域不能进行离子的注入，因而自然形成MOS管的沟道区；S6、形成金属互连线：先在整个硅片上淀积较厚的氧化层；然后，通过光刻开出有源区和多晶硅栅的引线孔，刻出引线孔后淀积金属铜与铝，在引线孔处，金属直接和多晶硅与有源区接触，无引线孔处金属通过厚的氧化层和下面绝缘，最后通过光刻形成电路所要求的金属互连线图形。优选的，还包括在步骤S6做好互连线之后还要在硅片上覆盖一层磷硅玻璃钝化膜，进行一次光刻把集成电路的硅片的引出端，并压点暴露出来，在封装时使硅片的压点和管壳的相应管脚连接起来。与现有技术相比，专利技术的有益效果是：1、该CMOS数字集成线路板的制作工艺，通过制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后用n阱掩膜板光刻出n阱注入区域，之后进行p/AS掺杂，掺杂之后进行高温退火，温度为300～350℃，持续时间为3～5min，一方面使杂质激活，另一方面使杂质达到深层分布。2、该CMOS数字集成线路板的制作工艺，通过设置场区氧化：先在硅片上生成一薄层SiO2层作为缓冲层来减少硅和氮化硅之间的应力，然后利用掩膜板进行光刻，光刻之后进行热氧化，消耗0.46μm厚的硅，在场区形成1μm厚的SiO2隔离层以及0.54μm厚的场区与有源区，实现器件之间的隔离效果较好。3、该CMOS数字集成线路板的制作工艺，通过制作多晶硅栅：清洁有源区表面，首先在表面生长一薄层栅极氧化层，然后进行淀积多晶硅并进行掺杂，最后利用多晶硅栅的掩膜板反刻多晶硅，保留下来的多晶硅作为MOS管的栅极，作为部分连线把NMOS和PMOS的栅极连接起来，便捷的实现将NMOS与PMOS的栅极连接。4、该CMOS数字集成线路板的制作工艺，通过形成源、漏区：利用掩膜板对NMOS和PMOS的源漏区分别进行光刻和离子注入，二者都是以光刻胶作为掩蔽膜，n+区和p+区注入之后同时进行热退火处理，温度为100～150℃，持续时间为5～10min；注入时，由于有多晶硅栅遮蔽的有源区区域不能进行离子的注入，因而自然形成MOS管的沟道区，能精确控制沟道长度减少寄生电容。5、该CMOS数字集成线路板的制作工艺，通过形成金属互连线：先在整个硅片上淀积较厚的氧化层；然后，通过光刻开出有源区和多晶硅栅的引线孔，刻出引线孔后淀积金属铜与铝，在引线孔处，金属直接和多晶硅与有源区接触，无引线孔处金属通过厚的氧化层和下面绝缘，最后通过光刻形成电路所要求的金属互连线图形，能完全保证不同导电层之间的相互绝缘。6、该CMOS数字集成线路板的制作工艺，通过在步骤S6做好互连线之后还要在硅片上覆盖一层磷硅玻璃钝化膜，进行一次光刻把集成电路的硅片的引出端，并压点暴露出来，在封装时使硅片的压点和管壳的相应管脚连接起来，保护CMOS数字集成线路板不受外界污染。附图说明图1为一种CMOS数字集成线路板的制作工艺的流程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，专利技术提供一种技术方案：一种CMOS数字集成线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择衬底电阻率较小，但具有外延层的外延硅片作为衬底；S2、制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后用n阱掩膜板光刻出n阱注入区域，之后进行p/AS掺杂，掺杂之后进行高温退火，温度为300～350℃，持续时间为3～5min；S3、场区氧化：先在硅片上生成一薄层SiO2层作为缓冲层来减少硅和氮化硅之间的应力，然后利用掩膜板进行光刻，光刻之后进行热氧化，消耗0.46μm厚的硅，在场区形成1μm厚的SiO2隔离层以及0.54μm厚的场区与有源区；S4、制作多晶硅栅：清洁有源区表面，首先在表面生长一薄层栅极氧化层，然后进行淀积多晶硅并进行掺杂，最后利用多晶硅栅的掩膜板反刻多晶硅，保留下来的多晶硅作为MOS管的栅极，作为部分连线把NMOS和PMOS的栅极连接起来；S5、形成源、漏区：利用掩膜板对NMOS和PMOS的源漏区分别进行光刻和离子注入，二者都是以光刻胶作为掩蔽膜，n+区和p+区注入之后同时进行热退火处理，温度为100～150℃，持续时间为5～10min；注入时，由于有多晶硅栅遮蔽的有源区区域不能进行离子的注入，因而自然形成MOS管的沟道区；S6、形成金属互连线：先在整个硅片上淀积较厚的氧化层；然后，通过光刻开出有源区和多晶硅栅的引线孔，刻出引线孔后淀积金属铜与铝，在引线孔处，金属直接和多晶硅与有源区接触，无引线孔处金属通过厚的氧化层和下面绝缘，最后通过光刻形成电路所要求的金属互连线图形。还包括在步骤S6做好互连线之后还要在硅片上覆盖一层磷硅玻璃钝化膜，进行一次光刻把集成电路的硅片的引出端，并压点暴露出来，在封装时使硅片的压点和管壳的相应管脚连接起来。工作原理：该CMOS数字集成线路板的制作工艺，通过制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后本文档来自技高网...

【技术保护点】
1.一种CMOS数字集成线路板的制作工艺，其特征在于：包括以下步骤：：S1、衬底的选择：选择衬底电阻率较小，但具有外延层的外延硅片作为衬底；S2、制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后用n阱掩膜板光刻出n阱注入区域，之后进行p/AS掺杂，掺杂之后进行高温退火，温度为300～350℃，持续时间为3～5min；S3、场区氧化：先在硅片上生成一薄层SiO2层作为缓冲层来减少硅和氮化硅之间的应力，然后利用掩膜板进行光刻，光刻之后进行热氧化，消耗0.46μm厚的硅，在场区形成1μm厚的SiO2隔离层以及0.54μm厚的场区与有源区；S4、制作多晶硅栅：清洁有源区表面，首先在表面生长一薄层栅极氧化层，然后进行淀积多晶硅并进行掺杂，最后利用多晶硅栅的掩膜板反刻多晶硅，保留下来的多晶硅作为MOS管的栅极，作为部分连线把NMOS和PMOS的栅极连接起来；S5、形成源、漏区：利用掩膜板对NMOS和PMOS的源漏区分别进行光刻和离子注入，二者都是以光刻胶作为掩蔽膜，n+区和p+区注入之后同时进行热退火处理，温度为100～150℃，持续时间为5～10min；注入时，由于有多晶硅栅遮蔽的有源区区域不能进行离子的注入，因而自然形成MOS管的沟道区；S6、形成金属互连线：先在整个硅片上淀积较厚的氧化层；然后，通过光刻开出有源区和多晶硅栅的引线孔，刻出引线孔后淀积金属铜与铝，在引线孔处，金属直接和多晶硅与有源区接触，无引线孔处金属通过厚的氧化层和下面绝缘，最后通过光刻形成电路所要求的金属互连线图形。...

【技术特征摘要】
1.一种CMOS数字集成线路板的制作工艺，其特征在于：包括以下步骤：：S1、衬底的选择：选择衬底电阻率较小，但具有外延层的外延硅片作为衬底；S2、制作n阱：首先对原始硅片进行热氧化，形成阱区注入的掩蔽层，然后用n阱掩膜板光刻出n阱注入区域，之后进行p/AS掺杂，掺杂之后进行高温退火，温度为300～350℃，持续时间为3～5min；S3、场区氧化：先在硅片上生成一薄层SiO2层作为缓冲层来减少硅和氮化硅之间的应力，然后利用掩膜板进行光刻，光刻之后进行热氧化，消耗0.46μm厚的硅，在场区形成1μm厚的SiO2隔离层以及0.54μm厚的场区与有源区；S4、制作多晶硅栅：清洁有源区表面，首先在表面生长一薄层栅极氧化层，然后进行淀积多晶硅并进行掺杂，最后利用多晶硅栅的掩膜板反刻多晶硅，保留下来的多晶硅作为MOS管的栅极，作为部分连线把NMOS和PMOS的栅极连接起来；S5...

【专利技术属性】
技术研发人员：沈利明，
申请(专利权)人：南浔双林荣丰磁材厂，
类型：发明
国别省市：浙江,33