高速内部迟滞型比较器制造技术

一种高速内部迟滞型比较器。高速内部迟滞型比较器的差动放大器的有源负载的晶体管控制端设置有阻抗提供单元，以提高晶体管工作在主动区时的增益，加快高速内部迟滞型比较器的响应速度。

【技术实现步骤摘要】
高速内部迟滞型比较器
本专利技术是有关于一种比较器，且特别是有关于一种高速内部迟滞型比较器。
技术介绍
在多种不同的模拟/数字转换器(A/DConverter，ADC)电路中(例如闪烁型ADC(FlashADC)、插值型ADC(InterpolationADC)、流水线型ADC(PipelineADC)及两步式ADC(TwoStepADC))以及高速的信号接收器(high-speedreceiverforRXsignal)，常会需要高速的比较器电路，以因应目前数字电路的高速操作的要求。一般来说，高传输速率的输入信号中的信号成分与噪声成份的信号振幅差异较小，为了使比较器能对应输入信号中的信号成分输出正确的比较结果，通常可通过增大比较器中的电流源的电流或于比较器电路中另外设置预缓冲器来达到目的。然而现有技术具有功率消耗大、成本高以及增加电路面积等问题。
技术实现思路
本专利技术提供一种高速内部迟滞型比较器，可正确地获取高传输速率的输入信号中的信号成分，而不会有功率消耗大、成本高以及增加电路面积等问题。本专利技术的高速内部迟滞型比较器包括差动放大器，差动放大器的有源负载耦接差动放大器的电源端以本文档来自技高网...

【技术保护点】
1.一种高速内部迟滞型比较器，包括：一差动放大器，包括：一有源负载，耦接该差动放大器的电源端以及输出端，该有源负载包括：一第一晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第一输出端；一第二晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第二输出端，该第二晶体管的控制端还耦接该第一晶体管的第二端；一第一阻抗提供单元，耦接于该第一晶体管的控制端与该第二晶体管的控制端之间，提供一第一阻抗；一第三晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第二输出端；一第四晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第一输出端...

【技术特征摘要】
2018.01.10 TW 1071010011.一种高速内部迟滞型比较器，包括：一差动放大器，包括：一有源负载，耦接该差动放大器的电源端以及输出端，该有源负载包括：一第一晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第一输出端；一第二晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第二输出端，该第二晶体管的控制端还耦接该第一晶体管的第二端；一第一阻抗提供单元，耦接于该第一晶体管的控制端与该第二晶体管的控制端之间，提供一第一阻抗；一第三晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第二输出端；一第四晶体管，其第一端与第二端分别耦接该差动放大器的电源端与该差动放大器的第一输出端，该第四晶体管的控制端还耦接该第三晶体管的第二端；以及一第二阻抗提供单元，耦接于该第三晶体管的控制端与该第四晶体管的控制端之间，提供一第二阻抗。2.如权利要求1所述的高速内部迟滞型...

【专利技术属性】
技术研发人员：王维宇，魏郁忠，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：中国台湾,71