一种迟滞电路及其工作方法技术

本发明专利技术实施例提供一种迟滞电路，所述迟滞电路包括第一输入电压Vref，第二输入电压Vin，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电阻R1，第二电阻R2、输入对管和开关管；所述第一输入电压Vref和第二输入电压Vin通过输入对管接入第一电阻R1，第二电阻R2；所述开关管的两端分别与所述第二电阻R2的两端进行连接；所述第一开关电压Vo、第二开关电压Vob连接开关管的栅极。本发明专利技术实施例还提供一种迟滞电路的工作方法。

【技术实现步骤摘要】

本专利技术设及模拟集成电路领域，尤其设及。
技术介绍
本申请专利技术人在实现本申请实施例技术方案的过程中，至少发现相关技术中存在 如下技术问题： 在实际应用中，工艺角的问题，溫度的变化，电阻值的变化都会对比较器产生影 响，使得比较器工作在噪声环境中，如果比较器足够快且噪声的幅度足够大的话，输出端也 会存在噪声。因此我们需要一种带迟滞的比较器，且迟滞范围稳定可调，不受外界溫度等因 素的干扰。 目前比较常用的形成迟滞的电路设计包括：一种是在比较器外部采用正反馈的方 式形成迟滞，一种是比较器内部采用正反馈的方式来形成迟滞，还有一种是比较器通过改 变输入端的基准电压来形成迟滞。其中，但是第一种比较器对增益的要求很高，应用范围有 限。第二中是比较器的迟滞宽度不能灵活调节。第=种比较器需要产生两个基准，电路成 本大，且基准电压一旦设置好不能随意改变，迟滞不灵活。 因此，有必要提出一种改进的迟滞电路来克服上述问题。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供，能够产生高 精度的迟滞量，且迟滞量不受工艺溫度等因素的影响。 为达到上述目的，本专利技术实施例的技术方案是运样实现的： 本专利技术实施例提供了一种迟滞电路，所述迟滞电路包括第一输入电压化ef，第二 输入电压Vi。，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电阻Rl，第二 电阻R2、输入对管和开关管； 所述第一输入电压VfW和第二输入电压V1。通过输入对管接入第一电阻Rl，第二电 阻R2 ; 所述开关管的两端分别与所述第二电阻R2的两端进行连接； 所述第一开关电压Vo、第二开关电压Vob连接所述开关管的栅极。 上述方案中，所述输入对管由第四PMOS晶体管mp4和第五PMOS晶体管mp5构成， 所述第一输入电压Vf。:通过第四PMOS晶体管mp4接入第一电阻Rl，所述第二输入电压V1。 通过第五PMOS晶体管mp5接入第二电阻R2。 上述方案中，所述第四PMOS晶体管mp4的漏极连接第一负载，所述第五PMOS晶体 管mp5的漏极连接至第二负载；其中，所述第一负载与所述第二负载构成电流镜。 上述方案中，所述开关管由第六PMOS晶体管mp6和第SNMOS晶体管mn3构成。 上述方案中，所述第六PMOS晶体管mp6的源极和所述第SNMOS晶体管皿3的漏 极连接至所述第二电阻R2与所述第一电阻Rl连接的一端，所述第六PMOS晶体管mp6的漏 极和所述第SNMOS晶体管皿3的源极连接至所述第二电阻R2的另一端。 本专利技术实施例提供了一种迟滞电路的工作方法，所述工作方法应用于权利要求1 至5中任一项权利要求所述的迟滞电路，所述工作方法包括：所述第一输入电压Vw和第二 输入电压Vi。通过输入对管接入第一电阻Rl，第二电阻R2 ;当所述第二输入电压Vm大于所述第一电压VW，且所述开关管导通时，所述第二 输入电压Vin与所述第一电压Vref的迟滞电压VTl为VTl=Vin-VfW=Ib?Rl;当所述第二输入电压Vm小于所述第一电压Vw,且所述开关管断开时，所述第二 输入电压Vin与所述第一电压Vref的迟滞电压VT2为VT2=VIn-VfW=Ib?巧1鳴）； 其中，Ib为输入迟滞电路的尾电流的二分之一。 上述方案中，所述工作方法还包括： 当所述第一开关电压Vo为低电平，所述第二开关电压Vob为高电平时，所述开关 管闭合； 当所述第一开关电压Vo为高电平，所述第二开关电压Vob为低电平时，所述开关 管断开。 本专利技术实施例提供，所述迟滞电路包括第一输入电压 Vw,第二输入电压Vi。，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电 阻R1，第二电阻R2、输入对管和开关管；所述第一输入电压VfW和第二输入电压V1。通过输 入对管接入第一电阻R1，第二电阻R2 ;所述开关管的两端分别与所述第二电阻R2的两端进 行连接；所述第一开关电压Vo、第二开关电压Vob连接所述开关管的栅极。由此，克服现有 技术中通过改变基准电压的方法来产生迟滞，并提供一种迟滞量的精度很高，不受溫度、工 艺角的影响，可调节范围自由可控的迟滞电路，同时省了面积。【附图说明】 图1为本专利技术实施例提供的一种迟滞电路的电路示意图； 图2为应用本专利技术实施例提供的一种迟滞电路的比较器的电路示意图； 图3为本专利技术实施例提供的一种迟滞电路的迟滞窗口示意图； 图4为本专利技术实施例提供的产生基准电流产生电路的电路示意图。【具体实施方式】[002引在本专利技术实施例中，所述第一输入电压VfW和第二输入电压V1。通过输入对管接入 第一电阻R1，第二电阻R2;所述开关管的两端分别与所述第二电阻R2的两端进行连接；所 述第一开关电压Vo、第二开关电压Vob连接开关管的栅极。 下面通过附图及具体实施例对本专利技术再做进一步的详细说明。 图1为本专利技术实施例提供的一种迟滞电路的电路图，如图1中的虚线中的结构所 示，所述迟滞电路包括第一输入电压Vf。:，第二输入电压Vm,第一开关电压Vo、第二开关电 压Vob、第一电阻Rl，第二电阻R2、输入对管和开关管；所述第一输入电压VfW和第二输入电 压Vi。通过输入对管接入第一电阻R1，第二电阻R2 ;所述开关管的两端分别与所述第二电阻 R2的两端进行连接；所述第一开关电压Vo、第二开关电压Vob连接开关管的栅极。 其中，所述输入对管由第四PMOS晶体管mp4和第五PMOS晶体管mp5构成，所述第 一输入电压Vf。:通过第四PMOS晶体管mp4接入第一电阻Rl，所述第二输入电压Vin通过第 五PMOS晶体管mp5接入第二电阻R2。所述第四PMOS晶体管mp4的漏极连接第一负载，所 述第五PMOS晶体管mp5的漏极连接至第二负载；其中，所述第一负载与所述第二负载构成 电流镜。所述开关管由第六PMOS晶体管mp6和第SNMOS晶体管皿3构成。所述第六PMOS 晶体管mp6的源极和所述第SNMOS晶体管皿3的漏极连接至所述第二电阻R2与所述第一 电阻Rl连接的一端，所述第六PMOS晶体管mp6的漏极和所述第SNMOS晶体管皿3源极连 接至所述第二电阻R2的另一端。 本专利技术实施例还提供一种上述迟滞电路的工作方法，该工作方法W用于上述的迟 滞电路，该工作方法包括：所述第一输入电压Vw和第二输入电压V1。通过输入对管接入第 一电阻Rl，第二电阻R2 ;当所述第二输入电压Vm大于所述第一电压VWf，且所述开关管导通 时，所述第二输入电压Vl。与所述第一电压^^。f的迟滞电压VTl为V^=Vl。-Vuf=Ib?Rl;当 所述第二输入电压Vi。小于所述第一电压VW，且所述开关管断开时，所述第二输入电压Vm 与所述第一电压Vref的迟滞电压Vt2为VTZ=Vin-Vref=Ib*化鳴）；其中，Ib为输入迟滞电 路的尾电流的二分之一。 所述工作方法还包括：当所述第一开关电压Vo为低电平，所述第二开关电压Vob 为高电平时，所述开关管闭合；当所述第一开关电压Vo为高电平，所述第二开关电压Vob为 低电平时，所述开关管断开。 下面结合图1对本专利技术实施例提供的迟滞电路及其工作方法进行进一步阐述。 [003引在图1所示的迟滞电路中，第一输入电压AU为基准电压，第二输入电压V1。为一 个可变的电压，第本文档来自技高网...

【技术保护点】
一种迟滞电路，所述迟滞电路包括第一输入电压Vref，第二输入电压Vin，其特征在于，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电阻R1，第二电阻R2、输入对管和开关管；所述第一输入电压Vref和第二输入电压Vin通过输入对管接入第一电阻R1，第二电阻R2；所述开关管的两端分别与所述第二电阻R2的两端进行连接；所述第一开关电压Vo、第二开关电压Vob连接所述开关管的栅极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：宋晓贞，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东;44