半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。

Semiconductor device

The invention provides a semiconductor device. The semiconductor device comprises: a substrate, including a cell area, a core area and a boundary area between the cell area and the core area; a boundary element isolation layer, located in the boundary area of the substrate to separate the cell area from the core area; a high dielectric constant dielectric layer, located at least part of the boundary element isolation layer and a core area of the substrate. The first escape work metal pattern, including the first extension overlapping the boundary element isolation layer, the first escape work metal pattern located on the high dielectric constant dielectric layer, and the second escape work metal pattern, including the second extension overlapping the boundary element isolation layer, and the second escape work metal pattern located on the first escape work. In the metal pattern, the first extension extending in the direction from the core area toward the unit area is different from the second extension extending in the direction from the core area toward the unit area.

【技术实现步骤摘要】
半导体装置[相关申请的交叉参考]本申请主张在2017年2月8日在韩国知识产权局提出申请的韩国专利申请第10-2017-0017632号的优先权，所述韩国专利申请的公开内容全文并入本案供参考。
本专利技术概念涉及一种半导体装置及/或制作所述半导体装置的方法。
技术介绍
半导体存储器元件(例如，动态随机存取存储器(dynamicrandomaccessmemory，DRAM))具有单元区及核心区。具体来说，核心区包括其中形成有p型金属氧化物半导体(p-typemetaloxidesemiconductor，PMOS)晶体管的区以及其中形成有n型金属氧化物半导体(n-typemetaloxidesemiconductor，NMOS)晶体管的区。近来，使用一种结构，在所述结构中在其中形成有PMOS晶体管的区中设置有p型栅极且在其中形成有NMOS晶体管的区中设置有n型栅极。另外，随着半导体存储器元件的集成度提高，通过晶体管的栅极介电层的泄漏电流(leakagecurrent)增大。因此，利用高介电材料(高介电常数介电材料)形成栅极介电层。
技术实现思路
本专利技术概念的一方面提供一种集成度及可靠性得到提高的半导体装置。另一方面提供一种用于制作集成度及可靠性得到提高的半导体装置的方法。本专利技术概念的技术问题并不限于以上提及的技术问题，且通过阅读以下说明，所属领域中的技术人员将清楚地理解未提及的另一个技术问题。根据本专利技术概念的一些示例性实施例，提供一种半导体装置，所述半导体装置包括：衬底，包括单元区、核心区及位于所述单元区与所述核心区之间的边界区；边界元件隔离层，位于所述边界区的所述衬底中以将所述单元区与所述核心区隔开；高介电常数介电层，位于所述边界元件隔离层的至少一部分及所述核心区的所述衬底上；第一逸出功金属图案，包括与所述边界元件隔离层交叠的第一延伸部，所述第一逸出功金属图案位于所述高介电常数介电层上；以及第二逸出功金属图案，包括与所述边界元件隔离层交叠的第二延伸部，所述第二逸出功金属图案位于所述第一逸出功金属图案上，其中所述第一延伸部在从所述核心区朝所述单元区的方向上延伸的第一长度与所述第二延伸部在从所述核心区朝所述单元区的方向上延伸的第二长度不同。根据本专利技术概念的一些示例性实施例，提供一种半导体装置，所述半导体装置包括：衬底，包括单元区、核心区及位于所述单元区与所述核心区之间的边界区；边界元件隔离层，位于所述衬底的所述边界区中以将所述单元区与所述核心区隔开；高介电常数介电层，位于所述边界元件隔离层的至少一部分及所述衬底的所述核心区上；第一逸出功金属图案，包括与所述边界元件隔离层交叠的第一延伸部且位于所述衬底上；以及第二逸出功金属图案，包括与所述边界元件隔离层交叠的第二延伸部，所述第二逸出功金属图案位于所述第一逸出功金属图案上，其中所述边界元件隔离层包括凹陷部，所述凹陷部不与所述第一延伸部及所述第二延伸部交叠且与所述第一延伸部及所述第二延伸部中的至少一者相邻。根据本专利技术概念的一些示例性实施例，提供一种半导体装置，所述半导体装置包括：单元区，位于衬底中；元件隔离层，位于所述单元区周围；高介电常数介电层，从与所述单元区的方向相反的方向延伸到所述元件隔离层的一部分上；第一逸出功金属图案，从与所述单元区的所述方向相反的所述方向延伸第一长度到所述元件隔离层上；以及第二逸出功金属图案，从与所述单元区的所述方向相反的所述方向延伸第二长度到所述元件隔离层上。所述第二逸出功金属图案的至少一部分位于第一逸出功金属图案上。所述第一逸出功金属图案位于高介电常数介电层上。所述第二长度与所述第一长度不同。附图说明通过参照附图详细阐述本专利技术概念的一些示例性实施例，本专利技术概念的以上及其它方面及特征将变得更显而易见，在附图中：图1是示出根据本专利技术概念一些示例性实施例的半导体装置的布图。图2是图1所示区R的放大图。图3是沿图1所示线A-A′、B-B′及C-C′截取的剖视图。图4a是图3所示区D的放大图。图4b是示出根据本专利技术概念一些示例性实施例的半导体装置的边界区的图。图4c是示出根据本专利技术概念一些示例性实施例的半导体装置的边界区的图。图5至图16是用于解释根据本专利技术概念一些示例性实施例的制作半导体装置的方法的中间步骤图。[符号的说明]100：衬底110：元件隔离层110a：边界元件隔离层110r：凹陷部120：字线图案122：掩埋绝缘层124：掩埋导电层126：掩埋介电层130：栅极绝缘层140：高介电常数介电层140a、140b、140c：第三延伸部150：第一逸出功金属层150′：第一逸出功金属图案150a、150b、150c：第一延伸部160：第二逸出功金属层160′：第二逸出功金属图案160a、160b、160c：第二延伸部202：第一绝缘层204：第二绝缘层210：直接接触件图案220：位线图案222：第一导电层224：第二导电层226：第三导电层230：顶盖层240：栅极间隔件300：第一光刻胶310：第二光刻胶A-A′、B-B′、C-C′：线AR：有源区BL：位线D、R：区DC：直接接触件I：第一区II：第二区LI：第一长度L2：第二长度L1a、L1b、L1c：第一长度L2a、L2b、L2c：第二长度L3a、L3b、L3c：第三长度WL：字线X：第一方向Y：第二方向Z：第三方向具体实施方式在下文中，将参照图1至图4a阐述根据本专利技术概念一些示例性实施例的半导体装置。图1是示出根据本专利技术概念一些示例性实施例的半导体装置的布图。图2是图1所示区R的放大图。图3是沿图1所示线A-A′、B-B′及C-C′截取的剖视图。图4a是图3所示区D的放大图。参照图1，根据本专利技术概念一些示例性实施例的半导体装置，其包括单元区、核心区及边界区。在单元区中，可设置有半导体单元以形成阵列。举例来说，当将要形成的半导体装置是半导体存储器装置时，可在单元区中设置半导体存储单元以形成阵列。核心区可设置在单元区周围或者可设置在与单元区不同的另一个区中。在核心区中可形成一些控制元件及虚拟元件。因此，在核心区中可设置用于对形成在单元区中的半导体单元进行控制所需的电路。边界区可设置在单元区与核心区之间。具体来说，边界区可被设置成与单元区及核心区相邻且位于单元区与核心区之间。举例来说，如图1所示，边界区可设置在单元区与设置在单元区周围的核心区之间。因此，边界区可环绕在单元区周围。在边界区中可设置有边界元件隔离层(图3所示110a)。因此，边界区可将单元区与核心区隔开。参照图2，在单元区中可设置有有源区AR、字线WL、位线BL及直接接触件DC。有源区AR可由元件隔离层(图3所示110)界定。随着半导体装置的设计规则降低，有源区AR可被设置成斜条(diagonalbar)形式。具体来说，有源区AR可被设置成在第一方向X与第二方向Y所延伸的平面上，在除了第一方向X及第二方向Y之外的任意方向上延伸的条的形式。另外，有源区AR可为在彼此平行的方向上延伸的多个条的形式。这时，所述多个有源区AR中的一个有源区AR的中心可被设置成与另一有源区AR的末端(distalend)相邻。可向有源区AR中植入杂质以形成源极区及漏极区。向有源区AR中植入杂质可在离子植入工艺中执行，但本公开的示例性实本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：衬底，包括单元区、核心区及位于所述单元区与所述核心区之间的边界区；边界元件隔离层，位于所述边界区的所述衬底中，所述边界元件隔离层将所述单元区与所述核心区隔开；高介电常数介电层，位于所述边界元件隔离层的至少一部分及所述核心区的所述衬底上；第一逸出功金属图案，包括与所述边界元件隔离层交叠的第一延伸部，所述第一逸出功金属图案位于所述高介电常数介电层上；以及第二逸出功金属图案，包括与所述边界元件隔离层交叠的第二延伸部，所述第二逸出功金属图案的至少一部分位于所述第一逸出功金属图案上，其中所述第一延伸部在从所述核心区朝所述单元区的方向上延伸的第一长度与所述第二延伸部在从所述核心区朝所述单元区的所述方向上延伸的第二长度不同。

【技术特征摘要】
2017.02.08 KR 10-2017-00176321.一种半导体装置，其特征在于，包括：衬底，包括单元区、核心区及位于所述单元区与所述核心区之间的边界区；边界元件隔离层，位于所述边界区的所述衬底中，所述边界元件隔离层将所述单元区与所述核心区隔开；高介电常数介电层，位于所述边界元件隔离层的至少一部分及所述核心区的所述衬底上；第一逸出功金属图案，包括与所述边界元件隔离层交叠的第一延伸部，所述第一逸出功金属图案位于所述高介电常数介电层上；以及第二逸出功金属图案，包括与所述边界元件隔离层交叠的第二延伸部，所述第二逸出功金属图案的至少一部分位于所述第一逸出功金属图案上，其中所述第一延伸部在从所述核心区朝所述单元区的方向上延伸的第一长度与所述第二延伸部在从所述核心区朝所述单元区的所述方向上延伸的第二长度不同。2.根据权利要求1所述的半导体装置，其特征在于，其中所述第一长度比所述第二长度短。3.根据权利要求2所述的半导体装置，其特征在于，其中所述高介电常数介电层包括与所述边界元件隔离层交叠的第三延伸部，且所述第三延伸部在从所述核心区朝所述单元区的所述方向上延伸的第三长度与所述第二长度相同。4.根据权利要求2所述的半导体装置，其特征在于，其中所述边界元件隔离层包括与所述第二延伸部相邻的凹陷部。5.根据权利要求1所述的半导体装置，其特征在于，其中所述第一长度比所述第二长度长。6.根据权利要求5所述的半导体装置，其特征在于，其中所述高介电常数介电层包括与所述边界元件隔离层交叠的第三延伸部，且所述第三延伸部在从所述核心区朝所述单元区的所述方向上延伸的第三长度与所述第一长度相同。7.根据权利要求5所述的半导体装置，其特征在于，其中所述边界元件隔离层包括与所述第一延伸部相邻的凹陷部。8.根据权利要求1所述的半导体装置，其特征在于，其中所述核心区包括第一区及第二区，所述第一逸出功金属图案位于所述第一区的所述高介电常数介电层上，且不位于所述第二区的所述衬底上，以及所述第二逸出功金属图案位于所述第一区的所述第一逸出功金属图案上，且位于所述第二区的所述高介电常数介电层上。9.根据权利要求8所述的半导体装置，其特征在于，其中所述第一逸出功金属图案包含以下中的至少一者：钨、钽、铝、钌、铂、氮化钛、氮化钽、碳化钛及碳化钽，以及所述第二逸出功金属图案包含以下中的至少一者：镧、钽、氮化钽、铌及氮化钛。10.一种半导体装置，其特征在于，包括：衬底，包括单元区、核心区及设置在所述单元区与所述核心区之间的边界区；边界元件隔离层，位于所述衬底的所述边界区中，以将所述单元区与所述核心区隔开；高介电常数介电层，位于所述边界元件隔离层的至少一部分及所述衬底的所述核心区上；第一逸出功金属图案，包括与所述边界元件隔离层交叠...

【专利技术属性】
技术研发人员：郑基旭，金桐吾，朴硕汉，尹灿植，李基硕，李昊仁，张燽娟，朴济民，洪镇宇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR