静电放电失效验证方法技术

本发明专利技术涉及一种静电放电失效验证方法，包括步骤：对待验证芯片进行失效分析，记录待验证芯片的损伤信息；获取与待验证芯片同批次的良品芯片的损伤信息，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到；将良品芯片的损伤信息与待验证芯片的损伤信息进进行对比分析，判断待验证芯片是否发生静电放电失效；当良品芯片的损伤信息与待验证芯片的损伤信息一致时，则待验证芯片发生静电放电失效。上述静电放电失效验证方法，在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。

Verification method of electrostatic discharge failure

The invention relates to an electrostatic discharge (ESD) failure verification method, which comprises the following steps: analyzing the failure of the verification chip and recording the damage information of the chip to be verified; obtaining the damage information of the same batch of high-quality chip to be verified; and the damage information of the high-quality chip passing the ESD simulation damage test score according to the high-quality chip. The damage information of the good chip is compared with the damage information of the chip to be verified to judge whether the chip to be verified has electrostatic discharge failure or not. When the damage information of the good chip is consistent with the damage information of the chip to be verified, the chip to be verified will have electrostatic discharge failure. The above ESD failure verification methods, before the ESD failure analysis, carry on the ESD failure verification to the chip suspected of ESD failure, avoid the direct use of ESD failure analysis to obtain inaccurate results, improve the reliability of ESD failure analysis.

【技术实现步骤摘要】
静电放电失效验证方法
本专利技术涉及集成电路领域，特别是涉及一种静电放电失效验证方法。
技术介绍
随着科学技术的发展，越来越高集成度和小型化的集成电路芯片被运用到电子产品中。然而，由于器件特征尺寸不断减小、栅氧层厚度不断变薄、集成度不断提高，集成电路的失效问题变的更加严重，ESD(ElectrostaticDamage,静电放电损伤)是其中较为典型的一种失效方式。在通过端口伏安特性测试时发现有漏电但在开封后直接观察芯片表面有没有明显的烧毁的情况下，传统的做法是直接把它当作静电放电失效来进行失效分析。然而，这种情况下引起的失效并不一定是静电放电失效，只能叫做疑似静电放电失效，如果把这种疑似静电放电失效直接当作静电放电失效来进行失效分析，会导致得到的分析结果不准确。因此，传统的静电放电失效分析方法存在可靠性差的缺点。
技术实现思路
基于此，有必要针对传统的静电放电失效分析方法存在可靠性差的缺点问题，提供一种静电放电失效验证方法。一种静电放电失效验证方法，包括以下步骤：对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息；获取与所述待验证芯片同批次的良品芯片的损伤信息，所述良品芯片的损伤信息根据所述良品芯片通过静电放电模拟损伤测试分析得到；将所述良品芯片的损伤信息与所述待验证芯片的损伤信息进进行对比分析，判断所述待验证芯片是否发生静电放电失效；当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，则所述待验证芯片发生静电放电失效。在一个实施例中，所述获取与所述待验证芯片同批次的良品芯片的损伤信息的步骤，包括：根据所述待验证芯片的损伤信息，得到导致所述待验证芯片失效的外部异常电信号的输入引脚；根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息。在一个实施例中，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤之前，还包括：对与所述待验证芯片同批次的良品芯片进行开封，暴露内部芯片。在一个实施例中，所述对与所述待验证芯片同批次的良品芯片进行开封包括：对两个或两个以上的良品芯片进行开封。在一个实施例中，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤，包括：将与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚通过测试夹具接入静电放电模拟损伤测试的设备进行测试，所述测试夹具用于将所述良品芯片接入不同的静电放电模拟损伤测试的设备进行测试；采用显微镜对测试后的所述良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息。在一个实施例中，对所述良品芯片进行静电放电模拟损伤测试为，采用步进式进行静电放电模拟损伤测试。在一个实施例中，所述采用显微镜对测试后的良品芯片进行扫描观察分析，得到所述良品芯片的损伤信息的步骤，包括：当所述良品芯片的端口伏安特性出现明显变化时，利用电子显微镜对所述静电放电模拟损伤测试之后的芯片的损伤点进行扫描观察，得到所述良品芯片的损伤信息；当所述电子显微镜不能得到明显的损伤信息时，对所述损伤点进行失效定位后再进行扫描观察。在一个实施例中，所述损伤信息包括损伤位置和损伤微观样貌特征。在一个实施例中，所述对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息的步骤，包括：对待验证芯片进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查；记录所述待验证芯片的损伤位置和损伤微观样貌特征。在一个实施例中，所述当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，还包括：对所述待验证芯片进行静电放电失效分析。上述静电放电失效验证方法，在发现待验证芯片发生疑似静电放电失效时，记录待验证芯片的损伤信息，并且获取与待验证芯片同批次的良品芯片的损伤信息，再把良品芯片的损伤信息和待验证芯片的损伤信息进行对比分析，判断待验证芯片是否发生了静电放电失效。在进行静电放电失效分析之前，对疑似静电放电失效的芯片进行静电放电失效验证，避免直接采用静电放电失效分析得到不准确的结果，提高了静电放电失效分析的可靠性。附图说明图1为一实施例中静电放电失效验证方法的流程图；图2为一实施例中对待验证芯片失效分析的流程示意图；图3为一实施例中获取良品芯片损伤信息的流程示意图；图4为一实施例中静电放电模拟损伤测试分析的流程示意图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳的实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。请参阅图1，一种静电放电失效验证方法，包括：步骤S100，对待验证芯片进行失效分析，记录待验证芯片的损伤信息。具体地，当发现芯片发生疑似静电放电失效时，对其进行失效分析，疑似静电放电失效是指芯片发生失效，但是又不能确定是否为静电放电引起的失效，具体表现为，通过端口IV特性(伏安特性)分析时，发现有漏电现象，但是开封后，在芯片的表面又没有观察到明显的烧毁。对发生疑似静电放电失效的芯片，即待验证芯片进行分析之后，记录相对应的损伤信息。在一个实施例中，请参阅图2，步骤S100包括步骤S110和步骤S120。步骤S110，对待验证芯片进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查。具体地，当发现有芯片发生疑似静电放电失效时，按照常规的失效分析流程，对发生疑似静电放电失效的芯片进行观察和分析，即进行外观检查、端口伏安特性分析、X光观察和声学扫描显微镜检查，得到相应损伤点的损伤信息，其中，损伤信息包括损伤位置和损伤微观样貌特征。进一步地，当在外观检查和声学扫描显微镜下无法观察到明显的损伤点时，可以采用EMMI等技术进行失效点的定位。采用EMMI等技术进行定位能够快速的找到不明显的损伤点，提高静电放电失效验证的效率。步骤S120，记录待验证芯片的损伤位置和损伤微观样貌特征。具体地，在进行损伤位置和损伤微观样貌特征的纪录时，可以采用图片的形式将损伤位置和损伤微观样貌特征进行保存，还可以是采用其它形式进行保存，比如说以录制视频的方式进行保存。将待验证芯片的损伤位置和损伤微观样貌特征进行记录，以便于后续步骤中对待验证芯片进行验证。在一个实施例中，当良品芯片的损伤信息与待验证芯片的损伤信息一致时，还包括：对待验证芯片进行静电放电失效分析。具体地，在进行的验证和分析之后，得到良品芯片和待验证芯片的损伤位置和损伤微观样貌特征基本一致时，即可认为待验证芯片发生了静电放电失效。此时，可以将待验证芯片当作发生静电放电失效的芯片来进行静电放电失效分析，进一步地确定静电放电失效的原因。通过对芯片静电放电失效的分析，对芯片采取相应的保护措施，能够有效地提高芯片的使用寿命。步骤S200，获取与待验证芯片同批次的良品芯片的损伤信息。其中，良品芯片的损伤信息根据良品芯片通过静电放电模拟损伤测试分析得到。具体地，良品芯片为与待验证芯片同批次未使用且未发生任何损伤的芯片，获取与待验本文档来自技高网...

【技术保护点】
1.一种静电放电失效验证方法，其特征在于，包括以下步骤：对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息；获取与所述待验证芯片同批次的良品芯片的损伤信息，所述良品芯片的损伤信息根据所述良品芯片通过静电放电模拟损伤测试分析得到；将所述良品芯片的损伤信息与所述待验证芯片的损伤信息进进行对比分析，判断所述待验证芯片是否发生静电放电失效；当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，则所述待验证芯片发生静电放电失效。

【技术特征摘要】
1.一种静电放电失效验证方法，其特征在于，包括以下步骤：对待验证芯片进行失效分析，记录所述待验证芯片的损伤信息；获取与所述待验证芯片同批次的良品芯片的损伤信息，所述良品芯片的损伤信息根据所述良品芯片通过静电放电模拟损伤测试分析得到；将所述良品芯片的损伤信息与所述待验证芯片的损伤信息进进行对比分析，判断所述待验证芯片是否发生静电放电失效；当所述良品芯片的损伤信息与所述待验证芯片的损伤信息一致时，则所述待验证芯片发生静电放电失效。2.根据权利要求1所述的静电放电失效验证方法，其特征在于，所述获取与所述待验证芯片同批次的良品芯片的损伤信息的步骤，包括：根据所述待验证芯片的损伤信息，得到导致所述待验证芯片失效的外部异常电信号的输入引脚；根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息。3.根据权利要求2所述的静电放电失效验证方法，其特征在于，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤测试分析，得到所述良品芯片的损伤信息的步骤之前，还包括：对与所述待验证芯片同批次的良品芯片进行开封，暴露内部芯片。4.根据权利要求3所述的静电放电失效验证方法，其特征在于，所述对与所述待验证芯片同批次的良品芯片进行开封包括：对两个或两个以上的良品芯片进行开封。5.根据权利要求2所述的静电放电失效验证方法，其特征在于，所述根据与所述待验证芯片同批次的良品芯片中，与所述外部异常电信号的输入引脚相应的输入引脚进行静电放电模拟损伤...

【专利技术属性】
技术研发人员：何胜宗，王有亮，梁晓思，陈选龙，季启政，高志良，杨铭，
申请(专利权)人：中国电子产品可靠性与环境试验研究所工业和信息化部电子第五研究所中国赛宝实验室，北京东方计量测试研究所，
类型：发明
国别省市：广东,44