制作双镶嵌结构的方法技术

本发明专利技术公开一种制作双镶嵌结构的方法，其步骤包含形成一导孔穿过介电层、在该介电层上形成一牺牲层填满该导孔、以光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。

A method of making double mosaic structure

The invention discloses a method for making a double mosaic structure, which includes forming a guide hole through a dielectric layer, forming a sacrificial layer on the dielectric layer to fill the guide hole, and etching the etching process to form a groove in the dielectric layer, in which the etching making process is used for the dielectric layer and the permittivity. The etching selectivity ratio of the animal layer is 1:1, and the groove is combined with the guide hole to form a double mosaic groove.

【技术实现步骤摘要】
制作双镶嵌结构的方法
本专利技术大体上与一种制作双镶嵌结构的半导体制作工艺有关，特别是涉及一种使用改良后的图案化制作工艺来制作双镶嵌结构的方法。
技术介绍
高密度与高效能的大型集成电路的接线会需要复杂的互连技术。随着元件尺寸的缩小，要满足互连结构低阻值低电容的电性需求变得越来越不容易，例如在次微米层间镶嵌互连结构(如导孔)以及高深宽比的层内互连结构方面，其互连条件变得更为重要。在采用先开孔(via-first)方法形成双镶嵌结构的制作工艺中，绝缘的介电层中会先形成导孔，之后再形成重叠其上的沟槽开口，以供形成金属互连线路。这样的制作工艺牵涉到多道的干蚀刻步骤，其可能让导孔侧壁遭受过多的蚀刻而影响到其开口轮廓并导致后续所形成的金属镶嵌结构有不预期的电性表现。故此，在半导体制作工艺领域，吾人有必要对现有的双镶嵌制作方法进行改良，以减少导孔遭受蚀刻制作工艺影响的程度，并期能缩短制作工艺周期来增加产能。
技术实现思路
为了达到上述目的，本专利技术提出了一种改良的双镶嵌结构制作方法，其通过调控关键层结构之间的蚀刻选择比来减少所需施行的蚀刻制作工艺次数，并以此达到维持导孔轮廓以及缩短制作工艺周期的功效。本专利技术的其一目的在于提供一种制作双镶嵌结构的方法，其步骤包含形成一导孔穿过介电层、在该介电层上形成一牺牲层填满该导孔、以光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。本专利技术的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的较佳实施例细节说明后将变得更为显见。附图说明本说明书含有附图并于文中构成了本说明书的一部分，以使阅者对本专利技术实施例有进一步的了解。该些图示描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在该些图示中：图1至图6为本专利技术制作双镶嵌结构的各个步骤流程的截面示意图。主要元件符号说明10基底12蚀刻停止层14介电层16盖层20光致抗蚀剂20a导孔图案22导孔24,24a牺牲层26光致抗蚀剂26a沟槽图案28沟槽30双镶嵌凹槽32阻障层34金属层具体实施方式在下文的细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类实施例会说明足够的细节以使该领域的一般技术人士得以据以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者须了解到本专利技术中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。尽管本专利技术方法是根据先开孔(via-first)作法来在多层半导体元件中形成双镶嵌结构，须了解到本专利技术的方法同样也可用于形成其他具有上层蚀刻开口以及至少部分重叠的下层蚀刻开口的结构。本专利技术方法的优点特别在于避免下层的导孔受蚀刻损伤，并同时减少制作工艺所需步骤数。再者，尽管本专利技术方法是参照铜双镶嵌结构的形成范例来做说明，须了解到本专利技术的方法同样可用于其他金属，如钨、铝、铜、或其合金，并可能包含使用多种类型的黏着层与阻障层等。图1至图5为根据本专利技术实施例制作双镶嵌结构的各个步骤流程的截面示意图。下文中将参照该些附图来说明根据本专利技术实施例的双镶嵌结构的形成方法。请参照图1，首先提供一基底10，其上可具有导电区域(未示出)，如一铜导线，形成在绝缘的介电层中。为了简明以及避免模糊了本专利技术概念焦点之故，图中仅以一基底10统括之。一蚀刻停止层12形成在基底10上，如一氮化硅、氮氧化硅、碳化硅、或是碳氮化硅层，其可以一般的化学气相沉积(CVD)来形成。一介电层14，如一金属层间介电层(IMD)，形成在蚀刻停止层12上。介电层14最好以低介电常数材料来形成，如氟硅玻璃(FSG)或有机硅化物玻璃(OSG)等。在本专利技术实施例中，介电层14为双镶嵌结构形成之处。复参照图1，介电层14上形成有一盖层16。在本专利技术实施例中，盖层16可作为一抗反射涂层之用，其可能是复层结构，如由一氮氧化硅层以及一氧化硅层所构成，以改进其抗反射效果。盖层16可采用一般现有的PECVD(等离子体辅助化学气相沉积)来形成。一光致抗蚀剂20，如一正光致抗蚀剂，形成在盖层16上，其中光致抗蚀剂20中具有一导孔图案20a，其可以现有的光刻制作工艺来形成。请参照图2，接着以具有导孔图案的光致抗蚀剂为掩模进行一蚀刻制作工艺，如一反应性离子蚀刻制作工艺(RIE)，来在下方的介电层中吃出导孔22，并裸露出下方的蚀刻停止层12。请参照图3，在形成导孔22后，接下来移除光致抗蚀剂20，并在盖层16上形成一牺牲层24，其会同时填满导孔22。在本专利技术实施例中，牺牲层24可以采用毯覆沉积的方式形成，如旋涂制作工艺或是可流动式化学气相沉积(FCVD)。牺牲层24的材料以具有可流动性为佳，一般含碳的光致抗蚀剂材料、底部抗反射材料(bottomanti-reflectivecoating,BARC)或是有机介电层(organicdielectriclayer,ODL)等皆可使用，其在形成后可再进行一固化制作工艺来将其中的溶剂去除。之后，在牺牲层24上形成一光致抗蚀剂26，如一正光致抗蚀剂。光致抗蚀剂26具有一沟槽图案26a，其位置与下方的导孔22重叠，其宽度较佳大于导孔22的宽度，可以现有的光刻制作工艺来形成。请参照图4，在形成牺牲层24以及光致抗蚀剂26后，接着以具有沟槽图案26a的光致抗蚀剂26为掩模进行一蚀刻制作工艺，如一反应性离子蚀刻制作工艺(RIE)，来在下方的介电层14中吃出沟槽。须注意在此实施例中，本专利技术的一大要点在于此蚀刻制作工艺对于牺牲层24以及周遭介电层14的蚀刻选择比约为1:1，例如设定在介于0.9-1.1之间。以如此设计，在此蚀刻制作工艺中，牺牲层24与介电层14都会受到同样的有效蚀刻力道而被吃到相同的深度，形成沟槽28，剩余的牺牲层24a则留在导孔中。具体而言，蚀刻制作工艺刚开始时可控制牺牲层24与盖层16的蚀刻选择比约为1:1，接着切换不同蚀刻气体以调整蚀刻选择比，控制牺牲层24与介电层14的蚀刻选择比约为1:1。此作法有别于一般现有技术只蚀刻牺牲层24而不蚀刻介电层14的作法。再者，根据这样的做法差异，本专利技术作法的好处在于双镶嵌结构的沟槽28在此步骤中会同时形成，其不需如现有技术般在进行回蚀牺牲层24步骤之后需要再额外进行另一道蚀刻制作工艺来在介电层中吃出沟槽，其可减少制作工艺中所需进行的蚀刻制作工艺数目，也可避免介电层14因被频繁过度蚀刻而导致双镶嵌轮廓偏离预定图形的现有问题。此外，为了方便控制蚀刻制作工艺或是因应制作工艺需求之故，也可选择在介电层14中位于沟槽28底部的高度处额外设置另一蚀刻停止层来控制所形成沟槽28的底部。请参照图5，在形成沟槽28后，接着再进行一拔除(strip)制作工艺来移除不需要的部位，包含光致抗蚀剂26、牺牲层24/24a、盖层16等，其也可能同时移除从导孔中的蚀刻停止层12，而裸露出下层基底10。此拔除制作工艺可能包含多个步骤，例如包含等离子体灰化制作工艺来移除上方的光致抗蚀剂26与残留的有机牺牲层24/24a、以及一等离子体蚀本文档来自技高网...

【技术保护点】
1.一种制作双镶嵌结构的方法，包含：提供一基底，该基底上具有一介电层；形成一导孔穿过该介电层；在该基底上形成一牺牲层填满该导孔；在该牺牲层上形成一光致抗蚀剂，该光致抗蚀剂具有一沟槽图案，该沟槽图案与该导孔重叠；以及经由该光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。

【技术特征摘要】
1.一种制作双镶嵌结构的方法，包含：提供一基底，该基底上具有一介电层；形成一导孔穿过该介电层；在该基底上形成一牺牲层填满该导孔；在该牺牲层上形成一光致抗蚀剂，该光致抗蚀剂具有一沟槽图案，该沟槽图案与该导孔重叠；以及经由该光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽，其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1，而该沟槽与该导孔共同构成一双镶嵌凹槽。2.如权利要求1所述的制作双镶嵌结构的方法，还包含在该蚀刻制作工艺后移除该导孔中...

【专利技术属性】
技术研发人员：蒋欣妤，张峰溢，李甫哲，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71