一种半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，所述方法包括:提供半导体晶圆，所述半导体晶圆具有多个芯片区域以及位于所述芯片区域之间的预切割道区域；在所述半导体晶圆正面形成图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，所述沟槽露出部分所述预切割道区域的半导体晶圆表面；在所述沟槽内形成若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接；在所述钝化层上形成胶带；对所述半导体晶圆进行背面减薄；去除所述胶带。根据本发明专利技术提供的半导体器件的制作方法，通过在所述沟槽内形成若干阻挡结构，避免了后续背面减薄过程中硅粉末从沟槽侧面进入芯片中的问题，从而提高了半导体器件的良率。

A semiconductor device and its fabrication method

The present invention provides a semiconductor device and a method for making a semiconductor wafer. The semiconductor wafer is provided with a plurality of chip regions and a pre cutting channel region between the region of the chip. A graphical passivation layer is formed on the semiconductor wafer front, and the graphical passivation layer is characterized by a passivating layer. A number of cross cross grooves and a passivating block surrounded by the trench, the groove exposes a semiconductor wafer surface of the pre cut channel area, and a number of barrier structures are formed in the groove, the barrier structure is connected with at least two adjacent passivation blocks, and a tape is formed on the passivation layer; The semiconductor wafer is subjected to backside thinning; the adhesive tape is removed. According to the fabrication method of the semiconductor device provided by the invention, a number of barrier structures are formed in the trench to avoid the problem of the silicon powder entering the chip from the side of the groove in the process of subsequent thinning, thus improving the good rate of the semiconductor device.

【技术实现步骤摘要】
一种半导体器件及其制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法。
技术介绍
在半导体工艺后端，由于不同工艺需求，有时候需要将半导体晶圆进行减薄，即，进行背面减薄(backsidegrinding)将晶圆背面多余的基体材料去除一定的厚度使晶圆背面减薄到一定厚度。比如通常在集成电路封装前，要把2层或2层以上芯片堆叠在一起进行系统封装，而为了适应集成电路芯片封装的轻小化发展趋势，人们希望晶圆的厚度能够做到非常的薄(即制造超薄晶圆)，因此在晶圆切割前对晶圆进行减薄，比如将晶圆减薄到100um甚至100um以下。在背面减薄过程中，除了常见的晶片破碎等风险外，还有磨后的硅粉末(Si-dust)进入芯片中的问题；而一旦硅粉末进入芯片中比较深的地方，后续的清洗很难完全清除掉，切割道内充满硅粉末，不仅影响外观，而且硅粉末落入到芯片区域的焊盘表面还会严重影响后续晶圆键合工艺的成功率，降低产量。因此，有必要提出一种新的制作方法，以解决上述存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制作方法，包括：提供半导体晶圆，所述半导体晶圆具有多个芯片区域以及位于所述芯片区域之间的预切割道区域；在所述半导体晶圆正面形成图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，所述沟槽露出部分所述预切割道区域的半导体晶圆表面；在所述沟槽内形成若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接；在所述钝化层上形成胶带；对所述半导体晶圆进行背面减薄；去除所述胶带。进一步，所述阻挡结构与横向相邻的两个所述钝化块连接；和/或，所述阻挡结构与纵向相邻的两个所述钝化块连接。进一步，所述阻挡结构包括“X”型结构。进一步，所述“X”型结构位于两个所述沟槽的交叉处，并与相邻的四个所述钝化块连接。进一步，所述图形化的钝化层与阻挡结构同步形成，形成所述图形化的钝化层与阻挡结构的步骤包括：在所述半导体晶圆正面形成钝化层；蚀刻去除所述预切割道区域上方的大部分钝化层以形成露出部分所述半导体晶圆表面的沟槽，保留所述预切割道区域上方未刻蚀的钝化层以形成所述阻挡结构。进一步，在形成所述沟槽之前还包括在所述芯片区域上方的钝化层中形成开口，以露出位于所述芯片区域表面的焊盘的步骤。进一步，所述减薄包括对所述半导体晶圆进行背面研磨。进一步，所述胶带包括UV胶带或热敏胶带。进一步，去除所述胶带之后还包括对所述半导体晶圆进行清洗的步骤。另外，本专利技术还提供了一种半导体器件，其包括：半导体晶圆，所述半导体晶圆具有多个芯片区域以及位于所述芯片区域之间的预切割道区域；所述半导体晶圆正面形成有图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，所述沟槽露出部分所述预切割道区域的半导体晶圆表面；所述沟槽内形成有若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接。进一步，所述阻挡结构与横向相邻的两个所述钝化块连接；和/或，所述阻挡结构与纵向相邻的两个所述钝化块连接。进一步，所述阻挡结构包括“X”型结构。进一步，所述“X”型结构位于两个所述沟槽的交叉处，并与相邻的四个所述钝化块连接。进一步，所述图形化的钝化层与阻挡结构一体成型。根据本专利技术提供的半导体器件的制作方法，在半导体晶圆正面形成图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，通过在所述沟槽内形成若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接，避免了后续背面减薄过程中硅粉末从沟槽侧面进入芯片中的问题，从而提高了半导体器件的良率。附图说明通过结合附图对本专利技术实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与本专利技术实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中，相同的参考标号通常代表相同部件或步骤。附图中：图1A示出了根据现有技术待进行背面减薄的晶圆的示意性俯视图。图1B示出了沿着图1A的线Ⅰ-Ⅰ’截取的剖面图。图1C示出了沿着图1A的线Ⅱ-Ⅱ’截取的剖面图。图2示出了硅粉末进入芯片的示意图。图3示出了根据本专利技术示例性实施例一的方法实施所获得的器件的示意性剖面图。图4A示出了根据本专利技术示例性实施例一的方法实施所获得的器件的示意性俯视图。图4B示出了沿着图4A的线Ⅰ-Ⅰ’截取的剖面图。图4C示出了沿着图4A的线Ⅱ-Ⅱ’截取的剖面图。图5示出了根据本专利技术示例性实施例一的方法实施所获得的器件的示意性剖面图。图6示出了根据本专利技术示例性实施例一的方法实施所获得的器件的示意性剖面图。图7示出了根据本专利技术示例性实施例一的方法实施所获得的器件的示意性剖面图。图8是根据本专利技术示例性实施例一的一种半导体器件的制造方法的示意性流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体晶圆，所述半导体晶圆具有多个芯片区域以及位于所述芯片区域之间的预切割道区域；在所述半导体晶圆正面形成图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，所述沟槽露出部分所述预切割道区域的半导体晶圆表面；在所述沟槽内形成若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接；在所述钝化层上形成胶带；对所述半导体晶圆进行背面减薄；去除所述胶带。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体晶圆，所述半导体晶圆具有多个芯片区域以及位于所述芯片区域之间的预切割道区域；在所述半导体晶圆正面形成图形化的钝化层，所述图形化的钝化层具有若干纵横交叉的沟槽以及被所述沟槽围绕的钝化块，所述沟槽露出部分所述预切割道区域的半导体晶圆表面；在所述沟槽内形成若干阻挡结构，所述阻挡结构至少与相邻的两个所述钝化块连接；在所述钝化层上形成胶带；对所述半导体晶圆进行背面减薄；去除所述胶带。2.如权利要求1所述的方法，其特征在于，所述阻挡结构与横向相邻的两个所述钝化块连接；和/或，所述阻挡结构与纵向相邻的两个所述钝化块连接。3.如权利要求1所述的方法，其特征在于，所述阻挡结构包括“X”型结构。4.如权利要求3所述的方法，其特征在于，所述“X”型结构位于两个所述沟槽的交叉处，并与相邻的四个所述钝化块连接。5.如权利要求1所述的方法，其特征在于，所述图形化的钝化层与阻挡结构同步形成，形成所述图形化的钝化层与阻挡结构的步骤包括：在所述半导体晶圆正面形成钝化层；蚀刻去除所述预切割道区域上方的大部分钝化层以形成露出部分所述半导体晶圆表面的沟槽，保留所述预切割道区域上方未刻蚀的钝化层以形成所述阻挡结构。6.如权利要求5所述的方法，其特征在于，在形成所述沟槽之前还包括在所...

【专利技术属性】
技术研发人员：许志颖，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31