一种优化的芯片级封装工艺方法技术

本发明专利技术提供了一种优化的芯片级封装工艺方法，其中，提供一第一晶圆，包括以下步骤：于第一晶圆表面形成第一沟槽结构；于第一晶圆表面形成第二沟槽结构；对第一沟槽结构和第二沟槽结构进行填充；对填充后的第一晶圆表面进行平坦化，至露出第一晶圆表面；于第一晶圆表面形成焊盘结构；将第一晶圆形成有焊盘结构的一面与一第二晶圆相键合；对第一晶圆减薄一预定厚度；于减薄后的第一晶圆表面引出金属线，进行后续封装工艺；有益效果：使用新的工艺后，可以完全屏蔽后续封装工艺金属引线对器件的影响，简化当前的工艺流程，从而减少多道工艺流程，提高产品的可靠性。

【技术实现步骤摘要】
一种优化的芯片级封装工艺方法
本专利技术涉及半导体制造领域，尤其涉及一种优化的芯片级封装工艺方法。
技术介绍
当前一种背照式(BackSideIllumination，BSI)传感器CSP(ChipScalePackage，芯片级封装)封装工艺，是从承载硅片面做金属线引脚。使用现有工艺制成的焊盘结构示意图如图1a和图1b所示，包括硅基底11，浅沟槽12，金属焊盘13，氧化物层14。为确保金属线能完全导出，深孔会穿透器件(device)芯片和背照式传感器的焊盘(BSIBONDPAD)而停在封装材料上，因为器件沟槽隔离深度只有不到0.3um的深度，后续器件减薄后的厚度大于2um，远大于沟槽的厚度，这就导致封装金属引线会接触Si，对器件可靠性有潜在的影响，需要致力于工艺优化来提高产品质量；另外，因为深孔会穿透器件芯片和背照式传感器的焊盘而停在封装材料上，所以背照式传感器将器件金属引线导出并连通的工艺就显得有点多余了。
技术实现思路
针对上述问题，本专利技术提供了一种优化的芯片级封装工艺方法，其中，提供一第一晶圆，包括以下步骤：步骤S1，于所述第一晶圆表面形成第一沟槽结构；步骤S2，于所述第一晶圆表面形成第二沟槽结构；步骤S3，对所述第一沟槽结构和所述第二沟槽结构进行填充；步骤S4，对填充后的所述第一晶圆表面进行平坦化，至露出所述第一晶圆表面；步骤S5，于所述第一晶圆表面形成焊盘结构；步骤S6，将所述第一晶圆形成有所述焊盘结构的一面与一第二晶圆相键合；步骤S7，对所述第一晶圆减薄一预定厚度；步骤S8，于减薄后的所述第一晶圆表面引出金属线。其中，所述步骤S1中形成所述第一沟槽的步骤为：步骤S11，于所述第一晶圆表面形成一第一光刻层，图案化所述第一光刻层，于一预定位置形成工艺窗口；步骤S12，通过所述第一光刻层对所述第一晶圆进行刻蚀，停留于所述第一晶圆内一第一预定深度；步骤S13，去除所述第一光刻层，形成所述第一沟槽结构。其中，所述步骤S2中形成所述第二沟槽结构的步骤为：步骤S21，于所述第一晶圆表面形成一第二光刻层，图案化所述第二光刻层，于一预定位置形成工艺窗口；步骤S22，通过所述第二光刻层对所述第一晶圆进行刻蚀，停留于所述第一晶圆内一第二预定深度；步骤S23，去除所述第二光刻层，形成所述第二沟槽结构。其中，所述第一预定深度小于所述第二预定深度。其中，所述步骤3中通过沉积一氧化层进行填充。其中，所述第一沟槽结构的深度不大于0.3微米。其中，所述步骤S8后，还包括进行后续的封装步骤。其中，所述第二沟槽结构形成于所述第一沟槽结构的侧边。其中，所述方法适用于背照式图像传感器。有益效果：使用新的工艺后，可以完全屏蔽后续封装工艺金属引线对器件的影响，简化当前的工艺流程，从而减少多道工艺流程，提高产品的可靠性。附图说明图1a现有技术形成的结构的剖面图；图1b现有技术形成的结构的俯视图；图2现有技术中封装后的结构的剖面图；图3a本专利技术形成的结构的剖面图；图3b本专利技术形成的结构的俯视图；图4本专利技术形成的结构封装后的剖面图；图5本专利技术总流程图；图6本专利技术形成第一沟槽结构的流程图；图7本专利技术形成第二沟槽结构的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图5所示，提出了一种优化的芯片级封装工艺方法，其中，提供一第一晶圆31，包括以下步骤：步骤S1，于所述第一晶圆31表面形成第一沟槽结构32；步骤S2，于所述第一晶圆31表面形成第二沟槽结构33；步骤S3，对所述第一沟槽结构32和所述第二沟槽结构33进行填充；步骤S4，对填充后的所述第一晶圆31表面进行平坦化，至露出所述第一晶圆31表面，形成如图3a和图3b所示的结构；步骤S5，于所述第一晶圆31表面形成焊盘结构；步骤S6，将所述第一晶圆31形成有所述焊盘结构的一面与一第二晶圆相键合；步骤S7，对所述第一晶圆31减薄一预定厚度；步骤S8，于减薄后的所述第一晶圆31表面引出金属线。上述技术方案可以完全屏蔽后续封装工艺金属引线对器件的影响，简化当前的工艺流程，从而减少多道工艺流程，提高产品的可靠性。在一个较佳的实施例中，如图6所示，所述步骤S1中形成所述第一沟槽32的步骤为：步骤S11，于所述第一晶圆31表面形成一第一光刻层，图案化所述第一光刻层，于一预定位置形成工艺窗口；步骤S12，通过所述第一光刻层对所述第一晶圆31进行刻蚀，停留于所述第一晶圆1内一第一预定深度；步骤S13，去除所述第一光刻层，形成所述第一沟槽结构32。在一个较佳的实施例中，如图7所示，所述步骤S2中形成所述第二沟槽结构33的步骤为：步骤S21，于所述第一晶圆31表面形成一第二光刻层，图案化所述第二光刻层，于一预定位置形成工艺窗口；步骤S22，通过所述第二光刻层对所述第一晶圆31进行刻蚀，停留于所述第一晶圆31内一第二预定深度；步骤S23，去除所述第二光刻层，形成所述第二沟槽结构33。在一个较佳的实施例中，第一预定深度小于第二预定深度，即第一沟槽结构32的深度小于第二沟槽结构33的深度。上述技术方案中两种沟槽结构之间存在高度差可以保证更好地隔离效果。在一个较佳的实施例中，所述步骤3中通过沉积一氧化层进行填充。上述技术方案中，使用一氧化层进行填充可更好地保证隔离效果。在一个较佳的实施例中，所述第一沟槽结构的深度不大于0.3微米。在一个较佳的实施例中，所述步骤S8后，还包括进行后续的封装步骤。上述技术方案中，后续的封装步骤为本领域常用的技术手段，故不在此详述。在一个较佳的实施例中，所述第二沟槽结构形成于所述第一沟槽结构的侧边。上述技术方案中，第二沟槽与第一沟槽存在高度差可以起到更好的隔离效果。在一个较佳的实施例中，所述方法适用于背照式图像传感器。上述技术方案中，如图2和图4所示，根据本专利技术方法制作、封装后的传感器剖面图和现有技术制作、封装的传感器剖面图并无显著的区别。上述技术方案中，本专利技术的方法在现有技术的基础上减少了多个步骤，在达成相同目的的情况下，大大节约了制造成本。以上所述仅为本专利技术较佳的实施例，并非因此限制本专利技术的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本专利技术说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种优化的芯片级封装工艺方法，其特征在于，提供一第一晶圆，包括以下步骤：步骤S1，于所述第一晶圆表面形成第一沟槽结构；步骤S2，于所述第一晶圆表面形成第二沟槽结构；步骤S3，对所述第一沟槽结构和所述第二沟槽结构进行填充；步骤S4，对填充后的所述第一晶圆表面进行平坦化，至露出所述第一晶圆表面；步骤S5，于所述第一晶圆表面形成焊盘结构；步骤S6，将所述第一晶圆形成有所述焊盘结构的一面与一第二晶圆相键合；步骤S7，对所述第一晶圆减薄一预定厚度；步骤S8，于减薄后的所述第一晶圆表面引出金属线。

【技术特征摘要】
1.一种优化的芯片级封装工艺方法，其特征在于，提供一第一晶圆，包括以下步骤：步骤S1，于所述第一晶圆表面形成第一沟槽结构；步骤S2，于所述第一晶圆表面形成第二沟槽结构；步骤S3，对所述第一沟槽结构和所述第二沟槽结构进行填充；步骤S4，对填充后的所述第一晶圆表面进行平坦化，至露出所述第一晶圆表面；步骤S5，于所述第一晶圆表面形成焊盘结构；步骤S6，将所述第一晶圆形成有所述焊盘结构的一面与一第二晶圆相键合；步骤S7，对所述第一晶圆减薄一预定厚度；步骤S8，于减薄后的所述第一晶圆表面引出金属线。2.根据权利要求1所述的方法，其特征在于，所述步骤S1中形成所述第一沟槽的步骤为：步骤S11，于所述第一晶圆表面形成一第一光刻层，图案化所述第一光刻层，于一预定位置形成工艺窗口；步骤S12，通过所述第一光刻层对所述第一晶圆进行刻蚀，停留于所述第一晶圆内一第一预定深度；步骤S13，去除所述第一光刻层，形成所述第一沟槽结构...

【专利技术属性】
技术研发人员：曹静，潘震，胡胜，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42