A thin film transistor array substrate and display device are disclosed. The thin film transistor array substrate includes a substrate, a gate electrode arranged on the substrate, an active layer, which is relative to the gate electrode, has a first area and a second area of different thickness, and at least includes a semiconductor material; a gate insulating film between the gate electrode and the active layer; and respectively. The source and leakage electrodes of the active layer are described.
【技术实现步骤摘要】
用于薄膜晶体管的阵列基板及其显示装置交叉引用本申请要求于2016年12月23日提交的第10-2016-0178302号韩国专利申请的优先权权益,其通过引用合并到本文中,如同在此充分阐述一样。
本公开内容涉及薄膜晶体管阵列基板和包括该薄膜晶体管阵列基板的显示装置。
技术介绍
近来,随着多媒体的发展,平板显示器(FDP)正变得越来越重要。因此,诸如液晶显示(LCD)装置、等离子体显示面板(PDP)、场发射显示(FED)装置、有机发光显示(OLED)装置的各种显示器被投入实际使用中。用于驱动显示装置的方法包括无源矩阵方法和使用薄膜晶体管的有源矩阵方法。在无源矩阵方法中,阳极和阴极形成为彼此正交并且选择线来驱动,而在有源矩阵方法中,薄膜晶体管连接至各个像素电极以根据开/关切换进行驱动。薄膜晶体管非常重要的不仅包括薄膜晶体管的基本特性比如电子迁移率和漏电流,而且包括可以保持长使用寿命的耐久性和电可靠性。具体地,薄膜晶体管的有源层可以主要由非晶硅、多晶硅或氧化物半导体形成。虽然非晶硅具有成膜工艺简单和生产成本低的优点,但是也具有电子迁移率低至0.5cm2/Vs的缺点。氧化物半导体的开/关比为约108并且具有低漏电流,但是缺点在于其电子迁移率为10cm2/Vs,低于多晶硅的电子迁移率。多晶硅具有约100cm2/Vs的高电子迁移率,但是缺点是其与氧化物半导体相比具有低的开/关比并且将其应用于大面积是昂贵的。因此,正在继续研究改善薄膜晶体管的特性比如电子迁移率、漏电流、开/关比等。
技术实现思路
因此,本公开内容的实施方式涉及用于薄膜晶体管的阵列基板及其显示装置,这基本上消除了 ...
【技术保护点】
1.一种薄膜晶体管阵列基板,包括:基板;设置在所述基板上的栅电极;有源层,所述有源层与所述栅电极相对,具有厚度不同的第一区域和第二区域,并且至少包含半导体材料;置于所述栅电极与所述有源层之间的栅极绝缘膜;以及分别与所述有源层接触的源电极和漏电极。
【技术特征摘要】
2016.12.23 KR 10-2016-01783021.一种薄膜晶体管阵列基板,包括:基板;设置在所述基板上的栅电极;有源层,所述有源层与所述栅电极相对,具有厚度不同的第一区域和第二区域,并且至少包含半导体材料;置于所述栅电极与所述有源层之间的栅极绝缘膜;以及分别与所述有源层接触的源电极和漏电极。2.根据权利要求1所述的薄膜晶体管阵列基板,其中所述第一区域的厚度小于所述第二区域的厚度。3.根据权利要求1所述的薄膜晶体管阵列基板,其中:所述有源层包括沟道区;以及所述第一区域和所述第二区域与所述沟道区完全交叠。4.根据权利要求1所述的薄膜晶体管阵列基板,其中:所述第一区域与选自所述源电极和所述漏电极中的任一个相邻;并且所述第二区域与选自所述源电极和所述漏电极中的另一个相邻。5.根据权利要求1所述的薄膜晶体管阵列基板,其中所述第一区域的厚度在3nm至10nm的范围内。6.根据权利要求5所述的薄膜晶体管阵列基板,其中所述第二区域的厚度为所述第一区域的厚度的1.5倍至3倍。7.根据权利要求1所述的薄膜晶体管阵列基板,其中所述第二区域的长度为基于所述沟道区的长度的50%至90%。8.根据权利要求1所述的薄膜晶体管阵列基板,其中所述有源层还包含多个碳同素异形体,并且所述碳同素异形体分散在所述半导体材料中。9.根据权利要求8所述的薄膜晶体管阵列基板,其中所述碳同素异形...
【专利技术属性】
技术研发人员:金昌垠,张勇均,白贞恩,金成真,
申请(专利权)人:乐金显示有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。