自举二极管仿真器电路制造技术

一种自举二极管仿真器电路，包括晶体管器件和二极管式器件。晶体管器件被布置在自举二极管仿真器电路的阴极处。二极管式器件的阴极连接到晶体管器件而二极管式器件的阳极形成所述自举二极管仿真器电路的阳极。

【技术实现步骤摘要】
自举二极管仿真器电路
本专利技术涉及一种自举二极管仿真器电路。更具体地，但非限制性地，本专利技术涉及一种自举二极管仿真器半导体电路。
技术介绍
图1A示出了由STMicroelectronics公司制造的L6390高压半桥驱动器集成电路的电路图10。如图1A所示，电路10包括布置在低压侧电源电压节点VCC和自举电源电压节点BOOT之间的内置自举二极管12(标记为“自举驱动器”)，其用于与自举电容器(未示出)连接。图1B示出了L6390高压半桥驱动器集成电路10的一部分与外部自举二极管DBOOT和其他外部电子组件的电路连接，其用于实现自举驱动器。在图1B的电路20中，在正常操作期间，能量通过自举二极管DBOOT22从具有节点VCC和节点GND的低端电源传送到位于节点BOOT和节点OUT之间的高端电源去耦电容器CBOOT24。然而，在一些应用中，优选将自举二极管集成在半桥驱动器集成电路中以简化应用电路。通常，这种集成需要具有高反向击穿电压的二极管。但是，这种二极管在典型的集成电路工艺技术平台中通常是不可用的。因此，一种解决方案是使用具有诸如高压LDMOS器件之类的高压器件的二极管仿真器电路来仿真二极管的功能。图1C示出了L6390高压半桥驱动器集成电路10的一部分与内置的仿真自举二极管32和其他外部电子组件的电路连接，其用于实现自举驱动器。仿真自举二极管32包括高压DMOS器件，其被布置成由低端驱动器(LVG)同步驱动并连接有二极管。在图1C的电路30中，在正常操作期间，能量经由仿真自举二极管32从具有节点VCC和节点GND的低端电源传送到位于节点BOOT和节点OUT之间的高端电源去耦电容器CBOOT34。图2示出了另一示例性二极管仿真器电路40。电路40包括高压LDMOS器件42。器件42的源极端子连接到低压侧电源电压节点VCC，器件42的漏极端子连接到自举电源电压节点BOOT，而器件42的栅极端子连接到低端驱动器。二极管仿真器电路40虽然可被用作自举二极管，但它会遇到以下的问题：(1)需要一个内部自举栅极驱动器电路以使完整(最大)的VCC电压到达自举电容器CBOOT。(2)仿真二极管只有在低端电路导通时才能导通。特别地，第二个问题意味着在高压半桥集成电路能够进入正常功能模式之前将需要正确的初始化。如果存在具有隔离体的高电压LDMOS器件，使得主体连接到高电压LDMOS器件42的源极端子而不是COM，则该问题可以得到解决。然而，问题在于，这样的装置在大多数高压集成电路工艺平台中并不容易得到。美国专利US5,666,280和US7,215,189进一步公开了一些现有的自举二极管仿真器电路。这些电路通常可与半桥驱动器集成电路一起使用。本专利技术的一个目的是解决上述需要，克服或基本上改善上述缺点，或者更一般地，提供一种新的或者改进的自举二极管仿真器电路。
技术实现思路
根据本专利技术的第一方面，提供了一种自举二极管仿真器电路，包括：晶体管器件，被布置在自举二极管仿真器电路的阴极处；以及二极管式器件，其阴极连接到所述晶体管器件以及其阳极形成所述自举二极管仿真器电路的阳极。所述自举二极管仿真器电路的阳极可以连接到低端电源电压节点VCC而所述自举二极管仿真器电路的阴极可以连接到自举电源电压节点BOOT。优选地，所述晶体管器件是高压器件，并且所述二极管式器件是中压器件。优选地，所述二极管式器件具有最小反向击穿电压，所述最小反向击穿电压大于所述阈值电压的大小与所述输入节点VCC处的最小电压之间的差值。优选地，所述晶体管器件被关断的阈值电压的大小大于在所述自举二极管仿真器电路的阳极处接收的最大电压。优选地，所述晶体管器件是JFET器件，并且所述阈值电压是所述JFET器件的夹断电压。所述JFET器件的栅极端子可以接地。所述JFET器件的源极端子可以直接与所述二极管式器件连接。在第一方面的一个实施方式中，所述二极管式器件可以由二极管或仿真二极管器件形成。在第一方面的一个实施方式中，所述仿真二极管器件包括半导体开关。在第一方面的一个实施方式中，所述仿真二极管器件包括PMOS器件，其具有连接在其漏极端子和源极端子之间的体二极管。优选地，所述PMOS器件的栅极端子和源极端子彼此直接连接。或者，所述自举二极管仿真器电路进一步包括以下之一或二者：连接在所述PMOS器件的栅极端子和源极端子之间的电阻器；以及连接到所述PMOS器件的栅极端子的栅极控制电路。在第一方面的一个实施方式中，所述仿真二极管器件包括NMOS器件，其具有连接在其漏极端子和源极端子之间的体二极管。优选地，所述NMOS器件的栅极端子和源极端子彼此直接连接。或者，所述自举二极管仿真器电路进一步包括连接到所述NMOS器件的栅极端子的栅极控制电路。在第一方面的一个实施方式中，所述仿真二极管器件包括二极管接法晶体管。优选地，所述二极管接法晶体管包括PNP双极晶体管，其基极端子和集电极端子彼此直接连接。或者，所述二极管接法晶体管包括NPN双极晶体管，其基极端子和集电极端子彼此直接连接。优选地，所述自举二极管仿真器电路集成在诸如集成电路芯片的集成电路中。根据本专利技术的第二方面，提供了一种自举电路，其具有根据本专利技术第一方面的自举二极管仿真器电路，以及与所述自举二极管仿真器电路可操作地连接的电容器。根据本专利技术的第三方面，提供了一种集成电路，其具有根据本专利技术第一方面的自举二极管仿真器电路。根据本专利技术的第四方面，提供了一种半桥驱动器电路，其具有根据本专利技术第一方面的自举二极管仿真器电路。通过考虑以下的详细描述和附图，本专利技术的其它特征和方面将变得显而易见。附图说明现在将参考附图以示例的方式来描述本专利技术的实施方式，其中：图1A是由STMicroelectronics公司制造的L6390高压半桥驱动器集成电路的框图；图1B是利用由STMicroelectronics公司制造的L6390高压半桥驱动器集成电路和其他外部电子组件实现的自举驱动器的电路图；图1C是利用由STMicroelectronics公司制造的L6390高压半桥驱动器集成电路和其他外部电子组件实现的另一自举驱动器的电路图；图2是典型的高压仿真二极管电路的电路图；图3是根据本专利技术一个实施方式的自举二极管仿真器电路的示意电路图；图4是根据本专利技术一个实施方式的图3的高压JFET器件的截面示意图；图5是根据本专利技术一个实施方式的图3的自举二极管仿真器电路的具体实现的电路图；图6是根据本专利技术一个实施方式的图3的自举二极管仿真器电路的具体实现的电路图；图7是根据本专利技术一个实施方式的自举二极管仿真器电路的示意电路图；图8是根据本专利技术一个实施方式的图7的自举二极管仿真器电路的具体实现的电路图；图9A是根据本专利技术一个实施方式的图7的自举二极管仿真器电路的具体实现的电路图；图9B是根据本专利技术一个实施方式的图7的自举二极管仿真器电路的具体实现的电路图；图9C是根据本专利技术一个实施方式的图7的自举二极管仿真器电路的具体实现的电路图；以及图9D是根据本专利技术一个实施方式的图7的自举二极管仿真器电路的具体实现的电路图。在详细解释本专利技术的任何结构之前，应理解，本专利技术及其应用中不限于在以下描述中阐述或在附图中示出的部件结构和布置细节。本专利技术能够具有其它结构并能够以各种方式被实践或本文档来自技高网...

【技术保护点】
1.一种自举二极管仿真器电路，包括：晶体管器件，被布置在所述自举二极管仿真器电路的阴极处；以及二极管式器件，其阴极连接到所述晶体管器件以及其阳极形成所述自举二极管仿真器电路的阳极。

【技术特征摘要】
2016.12.14 US 62/433,9001.一种自举二极管仿真器电路，包括：晶体管器件，被布置在所述自举二极管仿真器电路的阴极处；以及二极管式器件，其阴极连接到所述晶体管器件以及其阳极形成所述自举二极管仿真器电路的阳极。2.根据权利要求1所述的自举二极管仿真器电路，其特征在于，所述晶体管器件是高压器件，并且所述二极管式器件是中压器件。3.根据权利要求1所述的自举二极管仿真器电路，其特征在于，其中所述二极管式器件具有最小反向击穿电压，所述最小反向击穿电压大于所述阈值电压的大小与所述输入节点处的最小电压之间的差值。4.根据权利要求1所述的自举二极管仿真器电路，其特征在于，所述晶体管器件被关断的阈值电压的大小大于所述自举二极管仿真器电路的阳极处接收的最大电压。5.根据权利要求4所述的自举二极管仿真器电路，其特征在于，所述晶体管器件是JFET器件，并且所述阈值电压是所述JFET器件的夹断电压。6.根据权利要求5所述的自举二极管仿真器电路，其特征在于，所述JFET器件的栅极端子接地。7.根据权利要求5所述的自举二极管仿真器电路，其特征在于，所述JFET器件的源极端子直接与所述二极管式器件连接。8.根据权利要求1至7中任一项所述的自举二极管仿真器电路，其特征在于，所述二极管式器件由二极管形成。9.根据权利要求1至7中任一项所述的自举二极管仿真器电路，其特征在于，所述二极管式器件由仿真二极管器件形成。10.根据权利要求9所述的自举二极管仿真器电路，其特征在于，所述仿真二极管器件包括半导体开关。11.根据权利要求9所述的自举二极管仿真...

【专利技术属性】
技术研发人员：陈安邦，
申请(专利权)人：科域科技有限公司，
类型：发明
国别省市：中国香港,81