自举电容的充电的电路制造技术

采用ＬＤＭＯＳ（横向双扩散ＭＯＳ）晶体管并包括防止转换期间其寄生晶体管打开的电路的自举电容充电电路，有至少一个连接在源和多个结中的第一个结之间的开关ＩＮＴ１和一个连接在体和电流发生器之间的限流电阻。开关在自举电容的充电期间保持打开，当充电电压达到预设阈值时关闭。另外，控制级（Ｔ１，Ｒ１）根据限流电阻上的电压降控制放电电路，防止体电压超过源电压与Ｖｂｅ之和。该控制电路由一个与开关ＩＮＴ１协调驱动的第二开关ＩＮＴ２启动。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其是涉及功率级的驱动电路。本专利技术针对一个自举系统，该系统中的电容通过LDMOS(轻掺杂漏MOS)集成晶体管充电。在一个包含用来驱动分立或者是集成在同一包含驱动和控制电路的芯片中的功率器件的输出级的集成电路中，为了保证功率器件驱动级的正确供电，通常采用自举电容。在这类系统中，必须保证自举电容能在很短的时间内被充电，因此，为了保证自举电容的快速充电，通常采用LDMOS晶体管。在一个叫作所谓高边驱动器(HSD)(High Side Driver)的驱动电路的特例中，当HSD连接低电压，也就是说当HSD输出低电压时，LDMOS应当能对自举电容进行充电。反之，当HSD连接高电压，也就是说当HSD输出高电压时，LDMOS应当呈现出高阻。即使不考虑与LDMOS集成结构有关的、在电容充放电过程中产生的肯定会防碍功率器件高电压供给的可能的电流注入，在HSD本身从高到低(或相反)的电压转换期间，上述工作条件也应当得到满足。为了控制集成LDMOS结构内在的寄生影响，附图说明图1所示的电路是一个广为人知的集成结构的实现。通常，LDMOS的门驱动电压通过电荷泵从VS源电压获得。例如，驱动级是一个被确定的控制信号IN以开关方式驱动的HSD。当涉及到高电压(Vhv)时，HSD的电压供给由自举电容Cboot来保证。更进一步，在这期间自举电容Cboot失去了对HSD的充电和损耗所需要的电荷。在HSD的输出(OUT)为低电平期间，充电晶体管LDMOS被打开，从而恢复在前述期间内从电容Cboot吸收的电荷。n个二极管(或是直接偏置的串联的结)有着在电路的动态工作期间阻碍寄生PNP打开的特殊功能。事实上，假如结构的尺度能做到满足条件Vboot＞VS-(n＋1)Vbe时，那么寄生晶体管PNP将不能被打开。当启动电路时，并在HSD有输出(OUT)前，必须先让原先被放电的自举电容Cboot充电。回到图1，可以发现当VS＞nVbe时，LDMOS晶体管的体结点电压满足VB＝VS-nVbe。假如源结点电压VS上升得比自举电容的电压Vboot快、LDMOS集成结构的寄生PNP将被打开，导致全部或部分电流被驱动到集成电路的衬底而不是Cboot电容上。这就意味着自举电容不能被充电或者要花很长的额外时间才能充上电并且要通过衬底造成相当大的能源浪费的危险。该类电路在HSD的转换期间可能产生其它更严重的不便，这是因为LDMOS集成结构上寄生NPN的存在。如图2，若不考虑体和漏间的结电容Cbd，在LDMOS晶体管的漏结点电压的上升期间会通过体-漏结的结电容产生体电流注入。假如由于这样的一个电流注入使体电位VB上升到超过数值VS＋Vbe，再考虑到设计条件Vboot＞Vs-(n＋1)Vbe (1)那么漏-体结被直接偏置，这样就打开了寄生NPN晶体管并导致由于极高的功率消耗而损坏集成部件的后果。既然体表现为一个高阻结点，这个失效机制极易产生。本专利技术提出了一种采用集成晶体管LDMOS的自举电容的充电电路，该电路将保证有低损耗且对可能导致集成器件损坏的条件有高的抗扰性。上述目标在本专利技术中完全达到了。本专利技术涉及一种方法和依照该方法构造的电路，该电路能保证使寄生晶体管失效并在任何工作条件下使采用LDMOS集成晶体管的自举电容的充电电路的漏电电流达到最小。根据本专利技术的一个实施例，在自举电容的充电期间用一个开关关断源与通常存在源结点和连接到地的电流发生器之间的被直接偏置的结的第一个结之间的连接，当自举电容充电到某一预设的阈值电压时，该开关关断。更进一步，在任何情况下，通过在体结点和LDMOS结构的体结点和另一端接地的电流发生器间引入一个限流电阻，那么由于寄生晶体管的触发而可能被意外注入的电流就得到限制。根据本专利技术的另一方面，可导致寄生NPN晶体管导通的条件产生的可能性微乎其微。例如，通过采用一个可防止体电压超过源电压与Vbe之和的合适电路，在转换期间通过漏和体之间电容的注入电流可以被有效消除。这可以通过为体结点建立一条放电通路来达到，该放电通路由一个驱动级来打开，而该驱动级又是根据上述与体串联的限流电阻检测到的电压降来启动的。这一可开关的放电回路由第二个开关来启动，该开关能被一控制电路协调地与第一开关一起得到控制，该控制电路根据自举电容上的实际电压起作用。根据附图，通过对一些虽然是非限定的但重要的实施例的描述，本专利技术的各个方面及其优点将得到进一步的阐明图1和图2的简图说明了如前所述的自举电容充电电路存在的问题。图3是根据本专利技术第一实施例的充电电路的基本结构图。图4是根据实现本专利技术的另一实施例设计的充电电路的基本结构图。图5是一个本发专利技术的典型实施例的电路图。图6是一个包含根据图5设计的驱动电路的方框图。根据图3，假设我们正对在自举电容进行第一次充电，为了保证在充电瞬间寄生PNP晶体管不打开，在电源电压VS超过寄生齐纳管的击穿电压前必须保持充电LDMOS晶体管的体-它的另一端连接PNP的发射极一的电位尽可能的低(在实践中接地)。然而这一过程由于体效应(增加了阈值电压)而降低了充电晶体管LDMOS的释放电流的能力。因此，一旦充电过程结束，LDMOS晶体管的体被提升到一个较高的电位是极其重要的，这正好可通过开关INT1来达到。开关INT1在自举电容Cboot的充电期间一直保持打开。当电压Vboot达到满足如下关系Vboot＞VS-(n＋1)Vbe (1)时，INT1关闭，同时体结点电压在未考虑任何寄生晶体管触发的情况下上升到满足如下条件VB＝VS-NVbe(2)与体串联的电阻R在由于意外的原因(如噪声)或其它情况而使开关INT1被过早关闭从而导致以上条件(1)不能满足的情况下起着限流的作用。无论如何，通过合适选取限流电阻R的阻值，由于寄生晶生晶体管PNP被触发打开而流过衬底的电流的损耗可以被限制住。根据本专利技术的另一个优选实施例，在转换期间通过LDMOS结构的漏和体间的寄生电容注入电流的、在一定工作条件下将决定寄生NPN晶体管开启的缺点可以通过加一个防止体电压VB超过源电压VS与Vbe之和的电路得到有效克服。这可以通过建立一条经过晶体管T2的体结点的放电通路来实现，该晶体管由一个驱动级-例如T1和R1组成-来控制，该驱动级对限流电阻R端的电压降低产生响应。与第一个开关INT1一起被协调驱动的第二个开关INT2在自举电容Cboot充满电的情况下启动驱动级T1-R1。假如INT2开关是关的，若体电位VB(初始值为VS-nVbe)在输出从低到高的瞬间正好升高了一个Vbe，也就是说，达到了VS-(n-1)Vbe，在打开为体电位提供放电通路的晶体管T2时，PNP晶体管T1打开。在这种情况下，源/体结不能直接偏置，从而寄生PNP晶体管不能打开。当然，放电通路应该被设计成有足够快的转换速度，同时牢记充电LDMOS集成结构的电学特性。启动驱动级T1-R1的开关INT2的功能是限制电流损耗。事实上，通过使用电流发生器GEN，在自举电容的第一个充电期间LDMOS晶体管的体保持在地电位。假如源电压VS超过体/源结的击穿电压(VZ)，那么由于另一端串接限流电阻R的电流发生器GEN是高阻，体电压将达到VS-VZ。当电路条件满足VS-VZ＞Vbe，由晶体管T1和T2组本文档来自技高网...

【技术保护点】
一种自举电容（Ｃｂｏｏｔ）的充电电路，它采用一个集成ＬＤＭＯＳ晶体管，包括一个在源结点和体结点间由ｎ个直接偏置的结（Ｄ１，Ｄ２，……Ｄｎ）组成的用来防止瞬态时ＬＤＭＯＳ结构的寄生ＰＮＰ晶体管打开的电路器件，以及至少一个连接到地电位的电流发生器（ＧＥＮ），该电流发生器连接在上述体结点和地结点之间，其特征在于包括：至少一个开关（ＩＮＴ１），它在上述源结点和上述ｎ个直接偏置的结的第一个结（Ｄ１）之间；一个限流电阻（Ｒ）连接在上述体结点和上述电流发生器（ＧＥＮ）之间；上述 开关（ＩＮＴ１）在上述自举电容（Ｃｂｏｏｔ）的充电期间保持打开且当自举电容（Ｃｂｏｏｔ）的充电电压（Ｖｂｏｏｔ）达到预设的阈值时被关闭。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：C迪兹，F马逖诺尼，M塔兰托拉，
申请(专利权)人：SGS汤姆斯微电子有限公司，
类型：发明
国别省市：IT[意大利]