使用含钛层形成半导体装置的方法制造方法及图纸

一种形成半导体装置的方法，包括蚀刻层间介电(ILD)以形成暴露源极/漏极的一部分的接触开口。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致源极/漏极的材料沿ILD的侧壁再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括退火半导体装置以在源极/漏极中及在突出中形成硅化物层。

【技术实现步骤摘要】
使用含钛层形成半导体装置的方法
本揭露是关于一种半导体装置的制作方法。
技术介绍
包括应变源极/漏极(source/drain；S/D)区域的半导体装置有助于增大半导体装置的通道区域中的导电率。应变源极/漏极区域具有不同于周边基板的晶格结构。晶格结构中的差异在半导体装置的通道区域上施加压力以增大导电率。退火制程用以在半导体装置的应变源极/漏极区域中形成硅化物层。退火制程加热半导体装置以导致至少硅与金属材料之间的反应。由于温度升高，应变源极/漏极区域内的能量增大及材料扩散的几率增大。
技术实现思路
本揭露一态样提供了一种形成半导体装置的方法。方法包括蚀刻层间介电(ILD)以形成暴露源极/漏极的部分的接触开口。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致源极/漏极的材料沿ILD的侧壁再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括退火半导体装置以在源极/漏极及突出中形成硅化物层。附图说明当结合附图阅读时，自以下详细描述很好地理解本揭示案的态样。应当注意，根据工业中标准实务，各特征未按比例绘制。事实上，为论述清楚，各特征的大小可任意地增加或缩小。图1为根据一些实施例的半导体装置的横截面图；图2为根据一些实施例的制造半导体装置的方法的流程图；图3A至图3D为根据一些实施例的在制造期间的阶段处的半导体装置的横截面图；图4为根据一些实施例的半导体装置的放大图；图5为根据一些实施例的半导体装置的放大图。具体实施方式应理解，以下揭示案提供许多不同实施例或实例，以实现本揭露的不同特征。下文描述组件、数值、操作、材料、布置等等的特定实例以简化本揭示案。当然，这些仅仅为实例且不意指限制。设想其他组件、数值、操作、材料、布置等等。例如，在随后描述中在第二特征上方或在第二特征上第一特征的形成可包括第一及第二特征形成为直接接触的实施例，以及亦可包括额外特征可形成在第一及第二特征之间，使得第一及第二特征可不直接接触的实施例。另外，本揭示案可以在各实例中重复元件符号及/或字母。重复为出于简易及清楚的目的，且本身不指示所论述各实施例及/或结构之间的关系。另外，空间相对术语，诸如“在...之下”、“低于”、“下部”、“高于”、“上部”等，可在本文使用以便于描述，以描述如在附图中图示的一个元件或特征相对另一元件或特征的关系。除图形中描绘的方向外，空间相对术语意图是包含装置在使用或操作中的不同的方向。装置可为不同朝向(旋转90度或在其他的方向)及可因此同样地解释在此使用的空间相对描述词。信号往返于半导体装置(诸如晶体管)的高效传递，有助于增大半导体装置的速度及降低半导体装置的功耗。降低界面处的电阻有助于增加有效信号传递。在使用导电插塞填充接触开口之前在接触开口中沉积含钛层，有助于减小在导电插塞与硅化物层之间的界面处的接触电阻，此硅化物层在半导体装置的源极/漏极区域上。含钛层进一步作为胶层以提高对导电插塞及阻障层的粘附性以阻止内部扩散。沉积制程有助于增大硅化物层与导电插塞之间的接触面积，这是因为用于形成含钛层的通过含钛材料接触的源极/漏极材料的再沉积。增大接触面积有助于降低导电插塞与硅化物层之间的电阻。源极/漏极区域，其包括应变材料，即具有不同于周边基板的晶格常数的材料，倾向于在退火制程期间扩散，此退火制程用以激发在源极/漏极区域中的至少硅与含钛材料之间的硅化反应。在有些情况下，含钛材料中的钛仅与来自源极/漏极区域的锗反应以形成TiGe化合物。TiGe化合物没有硅化物化合物(诸如TiSiGe或TiSi2)稳定。源极/漏极材料在形成含钛层期间的再沉积亦有助于增大在来自含钛材料的硅与钛之间的交互作用，此交互作用导致形成更多硅化合物及更少TiGe化合物。通过硅化制程形成更稳定化合物有助于减少源极/漏极区域中的化合物在退火制程期间的扩散。来自源极/漏极区域的材料朝向半导体装置的通道的扩散增大在半导体装置中的电流泄漏量。通过减少来自源极/漏极区域的材料的扩散量，维持半导体装置的电流泄漏。图1为根据一些实施例的半导体装置100的横截面图。半导体装置100包括基板102；栅极结构110；第一接触120a；第二接触120b；源极/漏极区域130；硅化物区域135；接触蚀刻停止层(contactetchstoplayer；CESL)140及层间介电(interlayerdielectric；ILD)150。第一接触120a在栅极结构110的顶部上方延伸。在一些实施例中，第一接触120a与栅极结构110的顶部分隔。第一接触120a及第二接触120b延伸穿过ILD150及接触蚀刻停止层140以通过将电信号穿过硅化物区域135而电连接至源极/漏极区域130。在一些实施例中，半导体装置100为鳍式场效晶体管(finfieldeffecttransistor；FinFET)、金氧氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistor；MOSFET)、栅极环绕(gate-all-around；GAA)晶体管或另一适宜半导体装置。栅极结构110包括栅极介电层112。栅电极114在栅极介电层112上方。覆盖层116在栅电极114上方。间隔物118围绕栅极介电层112、栅电极114及覆盖层116的侧壁。栅极结构110在半导体装置100的通道区上方，在源极/漏极区域130之间的基板102中。在一些实施例中，栅极结构110包括在栅极介电层112与栅电极114之间的功函数层。在一些实施例中，栅极结构110包括额外层，诸如湿润层、衬垫层或其他适宜层。栅极介电层112为平面栅极介电层。在一些实施例中，栅极介电层112沿栅电极114的侧壁向上延伸以形成U形栅极介电层。栅极介电层112包括高k介电质材料。高k介电质材料具有大于二氧化硅的介电常数的介电常数(k)。栅极介电层112包括单个介电层。在一些实施例中，栅极介电层112包括介电质材料的多个层。栅电极114为导电材料。在一些实施例中，栅电极包括多晶硅。在一些实施例中，栅电极包括金属材料。覆盖层116在用以形成第一接触120a及第二接触120b的开口的处理步骤期间保护栅电极114。覆盖层116包括具有不同于间隔物118及ILD150的蚀刻选择性的介电质材料。在一些实施例中，覆盖层116包括氮化硅、氧化硅、氮氧化硅或另一适宜介电质材料。间隔物118将栅极介电层112、栅电极114及覆盖层116与ILD150及接触蚀刻停止层140分隔。在一些实施例中，间隔物118经配置以界定轻掺杂漏极(lightlydopeddrain；LDD)区域以帮助阻止热载流子注射(hotcarrierinjection；HCI)。间隔物118亦有助于提供用于栅极结构110的电绝缘以帮助最小化邻近导电部件之间的串扰。间隔物118包括介电质材料。在一些实施例中，间隔物118包括氮化硅、氧化硅、氮氧化硅、其组合或其他适宜介电质材料。在一些实施例中，间隔物118包括氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)结构。第一接触120a延伸穿过ILD150及接触蚀刻停止层140以通过将电信号穿过硅化物区域135而电连接至源极/漏极区域130的一个。第一接本文档来自技高网...

【技术保护点】
1.一种形成一半导体装置的方法，其特征在于，该方法包含：蚀刻一层间介电以形成暴露一源极/漏极的一部分的一接触开口；将一含钛材料沉积进该接触开口中，其中沉积该含钛材料的一能量足以导致该源极/漏极的一材料沿该层间介电的侧壁的再沉积以形成自该源极/漏极的一顶表面延伸的突出；以及退火该半导体装置以在该源极/漏极中及在所述突出中形成一硅化物层。

【技术特征摘要】
2016.12.14 US 62/434,232;2017.10.03 US 15/723,5411.一种形成一半导体装置的方法，其特征在于，该方法包含：蚀刻一层间介电...

【专利技术属性】
技术研发人员：吴家扬，张简旭珂，张耿铨，苏丁香，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71