失调电压自适应数字校准型灵敏放大器制造技术

本发明专利技术公开了一种失调电压自适应数字校准型灵敏放大器，是一种可以有效降低失调电压的灵敏放大器电路结构，该结构利用简单的外围电路实现灵敏放大器失调电压的校准补偿以及补偿状态锁存操作，达到了大幅度降低失调电压的目的；同时由于失调电压的降低，有效的提升了静态随机存储器读取电路的设计裕度，进而降低了单元读取时产生的功耗消耗，并提升了静态随机存储器的数据读取速度。

【技术实现步骤摘要】
失调电压自适应数字校准型灵敏放大器
本专利技术涉及集成电路设计领域，尤其涉及一种失调电压自适应数字校准型灵敏放大器。
技术介绍
近些年来集成电路行业的高速发展，静态随机存储器(StaticRandomAccessMemory，缩写为SRAM)高速低功耗的特性在电路设计中扮演越来越重要的成分，SRAM的读操作相对于写操作需要更多时间，为了提升SRAM的性能，在数据读出路径中通常采用灵敏放大器(SenseAmplifier，缩写为SA)，在理想条件下，只需要输入微小的电压差，灵敏放大器就能反馈出逻辑上的“0”和“1”。但是，由于工艺参数的波动，使得如跨导、阈值电压等器件参数产生失配，对于SA而言，将会产生失调电压，进而引起小摆幅输入信号被灵敏放大器的错误放大。传统电压型SA电路的结构如图1所示；为了减小SA的失调电压，现存在以下几种技术：(1)如图2所示是M.Khayatzadeh和F.Frustaci于2015年提出的一种ReconfigurableSenseAmplifier型电路，该设计方案是将传统电压型灵敏放大器拆分成两个并联的灵敏放大器组，同时保持芯片面积与传统电压型SA一致。相比于传统电压型SA，该结构有四种不同的组合，在选择最佳组合的条件下该结构具有更好的抗失调电压能力，但是该电路的最佳组合的逻辑判断较为复杂。(2)如图3所示为T.Song和S.M.Lee在2010年设计出的RobustLatch-Type型SA电路，该设计用于减小漏流和失调电压的影响，提升了SA的读取数据的精准性，但是该电路设计在失调电压方面减少效果甚微，同时延长了SA的工作时间，降低了SA的速度。
技术实现思路
本专利技术的目的是提供一种失调电压自适应数字校准型灵敏放大器，它是一种可以有效降低灵敏放大器失调电压，进而加快静态随机存储器读取速度和降低单元读取功耗的电路结构。本专利技术的目的是通过以下技术方案实现的：一种失调电压自适应数字校准型灵敏放大器，包括：相互连接的灵敏放大器主体部分、校准锁存电路，以及参考电压生成电路；其中，所述校准锁存电路包括：十个PMOS晶体管、四个NMOS晶体管、一个或门以及八个反相器；十个PMOS晶体管依次记为P9～P18，四个NMOS晶体管依次记为N6～N9，八个反相器依次记为I1～I8，或门记为OR；其中：PMOS晶体管P9源极与VDD连接；PMOS晶体管P10栅极与输出节点OUT连接；PMOS晶体管P10源极与PMOS晶体管P9漏极连接；PMOS晶体管P11栅极与校准信号CK连接；PMOS晶体管P11源极与PMOS晶体管P10漏极连接；PMOS晶体管P11漏极与反相器I1输出连接，反相器I1输出记为节点A；反相器I1输出与反相器I2输入连接；反相器I2输出与反相器I1输入连接，反相器I1输入记为节点AB；NMOS晶体管N6栅极与重置信号RSET连接；NMOS晶体管N6漏极与PMOS晶体管P11漏极连接；NMOS晶体管N6源极与GND连接；PMOS晶体管P12源极与VDD连接；PMOS晶体管P13栅极与输出节点OUTB连接；PMOS晶体管P13源极与PMOS晶体管P12漏极连接；PMOS晶体管P14栅极与校准信号CK连接；PMOS晶体管P14源极与PMOS晶体管P13漏极连接；PMOS晶体管P14漏极与反相器I3输入连接，反相器I3输入记为节点B；反相器I3输出与反相器I4输入连接，反相器I4输入记为节点BB；反相器I4输出与反相器I3输入连接；NMOS晶体管N7栅极与重置信号RSET连接；NMOS晶体管N7漏极与PMOS晶体管P14漏极连接；NMOS晶体管N7源极与GND连接；PMOS晶体管P15源极与VDD连接；PMOS晶体管P15栅极与节点AB连接；PMOS晶体管P15漏极与PMOS晶体管P16源极连接；PMOS晶体管P16栅极和或门OR输出连接；PMOS晶体管P16漏极与反相器I5输出连接，反相器I5输出记为节点C；反相器I5输出与反相器I6输入连接；反相器I6输出与反相器I5输入连接反相器I5输入记为节点CB；节点C和或门OR输入连接；NMOS晶体管N8栅极与重置信号RSET连接；NMOS晶体管N8漏极与PMOS晶体管P16漏极连接；NMOS晶体管N8源极与GND连接；PMOS晶体管P17源极与VDD连接；PMOS晶体管P17栅极与节点BB连接；PMOS晶体管P17漏极与PMOS晶体管P18源极连接；PMOS晶体管P18栅极和或门OR输出连接；PMOS晶体管P18漏极与反相器I7输入连接，反相器I7输入记为节点D；反相器I7输入与反相器I8输出连接；反相器I7输出与反相器I8输入连接，反相器I8输入记为DB；节点D和或门OR输入连接；NMOS晶体管N9栅极与重置信号RSET连接；NMOS晶体管N9漏极与PMOS晶体管P18漏极连接；NMOS晶体管N9源极与GND连接。由上述本专利技术提供的技术方案可以看出，本专利技术利用简单的外围电路实现SA失调电压校准补偿以及校准状态锁存操作，能够有效的降低SA的失调电压，改善了SRAM的读操作速度和功耗。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为
技术介绍
提供的传统电压型SA电路的结构示意图；图2为
技术介绍
提供的ReconfigurableSA电路的结构示意图；图3为
技术介绍
提供的RobustLatch-TypeSA电路的结构示意图；图4为本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器的结构示意图；图5为本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器校准前后波形仿真图；图6为本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器传输门NMOS栅压与失调电压偏移量仿真关系图；图7为本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器校准技术流程图；图8为本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器的校准锁存模块仿真状态图；图9为
技术介绍
提供的传统电压型SA电路，RobustLatch-TypeSA电路和本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器在cadence仿真软件下进行2500次蒙特卡洛仿真的失调电压统计图(仿真条件为：VDD：1.2V；Corner：FF、FS、SF、SS；Temperature：-40℃；25℃；25℃；125℃)；图10为
技术介绍
提供的传统电压型SA电路，RobustLatch-TypeSA电路和本专利技术实施例所提供的失调电压自适应数字校准型灵敏放大器失调电压相比较于传统电压型SA和RobustLatch-TypeSA柱状分布图(仿真条件为：VDD：1.2V；Corner：TT；Temperature：25℃)。具体实施方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术实施例提供本文档来自技高网...

【技术保护点】
1.一种失调电压自适应数字校准型灵敏放大器，其特征在于，包括：相互连接的灵敏放大器主体部分、校准锁存电路，以及参考电压生成电路；其中，所述校准锁存电路包括：十个PMOS晶体管、四个NMOS晶体管、一个或门以及八个反相器；十个PMOS晶体管依次记为P9～P18，四个NMOS晶体管依次记为N6～N9，八个反相器依次记为I1～I8，或门记为OR；其中：PMOS晶体管P9源极与VDD连接；PMOS晶体管P10栅极与输出节点OUT连接；PMOS晶体管P10源极与PMOS晶体管P9漏极连接；PMOS晶体管P11栅极与校准信号CK连接；PMOS晶体管P11源极与PMOS晶体管P10漏极连接；PMOS晶体管P11漏极与反相器I1输出连接，反相器I1输出记为节点A；反相器I1输出与反相器I2输入连接；反相器I2输出与反相器I1输入连接，反相器I1输入记为节点AB；NMOS晶体管N6栅极与重置信号RSET连接；NMOS晶体管N6漏极与PMOS晶体管P11漏极连接；NMOS晶体管N6源极与GND连接；PMOS晶体管P12源极与VDD连接；PMOS晶体管P13栅极与输出节点OUTB连接；PMOS晶体管P13源极与PMOS晶体管P12漏极连接；PMOS晶体管P14栅极与校准信号CK连接；PMOS晶体管P14源极与PMOS晶体管P13漏极连接；PMOS晶体管P14漏极与反相器I3输入连接，反相器I3输入记为节点B；反相器I3输出与反相器I4输入连接，反相器I4输入记为节点BB；反相器I4输出与反相器I3输入连接；NMOS晶体管N7栅极与重置信号RSET连接；NMOS晶体管N7漏极与PMOS晶体管P14漏极连接；NMOS晶体管N7源极与GND连接；PMOS晶体管P15源极与VDD连接；PMOS晶体管P15栅极与节点AB连接；PMOS晶体管P15漏极与PMOS晶体管P16源极连接；PMOS晶体管P16栅极和或门OR输出连接；PMOS晶体管P16漏极与反相器I5输出连接，反相器I5输出记为节点C；反相器I5输出与反相器I6输入连接；反相器I6输出与反相器I5输入连接反相器I5输入记为节点CB；节点C和或门OR输入连接；NMOS晶体管N8栅极与重置信号RSET连接；NMOS晶体管N8漏极与PMOS晶体管P16漏极连接；NMOS晶体管N8源极与GND连接；PMOS晶体管P17源极与VDD连接；PMOS晶体管P17栅极与节点BB连接；PMOS晶体管P17漏极与PMOS晶体管P18源极连接；PMOS晶体管P18栅极和或门OR输出连接；PMOS晶体管P18漏极与反相器I7输入连接，反相器I7输入记为节点D；反相器I7输入与反相器I8输出连接；反相器I7输出与反相器I8输入连接，反相器I8输入记为DB；节点D和或门OR输入连接；NMOS晶体管N9栅极与重置信号RSET连接；NMOS晶体管N9漏极与PMOS晶体管P18漏极连接；NMOS晶体管N9源极与GND连接。...

【技术特征摘要】
1.一种失调电压自适应数字校准型灵敏放大器，其特征在于，包括：相互连接的灵敏放大器主体部分、校准锁存电路，以及参考电压生成电路；其中，所述校准锁存电路包括：十个PMOS晶体管、四个NMOS晶体管、一个或门以及八个反相器；十个PMOS晶体管依次记为P9～P18，四个NMOS晶体管依次记为N6～N9，八个反相器依次记为I1～I8，或门记为OR；其中：PMOS晶体管P9源极与VDD连接；PMOS晶体管P10栅极与输出节点OUT连接；PMOS晶体管P10源极与PMOS晶体管P9漏极连接；PMOS晶体管P11栅极与校准信号CK连接；PMOS晶体管P11源极与PMOS晶体管P10漏极连接；PMOS晶体管P11漏极与反相器I1输出连接，反相器I1输出记为节点A；反相器I1输出与反相器I2输入连接；反相器I2输出与反相器I1输入连接，反相器I1输入记为节点AB；NMOS晶体管N6栅极与重置信号RSET连接；NMOS晶体管N6漏极与PMOS晶体管P11漏极连接；NMOS晶体管N6源极与GND连接；PMOS晶体管P12源极与VDD连接；PMOS晶体管P13栅极与输出节点OUTB连接；PMOS晶体管P13源极与PMOS晶体管P12漏极连接；PMOS晶体管P14栅极与校准信号CK连接；PMOS晶体管P14源极与PMOS晶体管P13漏极连接；PMOS晶体管P14漏极与反相器I3输入连接，反相器I3输入记为节点B；反相器I3输出与反相器I4输入连接，反相器I4输入记为节点BB；反相器I4输出与反相器I3输入连接；NMOS晶体管N7栅极与重置信号RSET连接；NMOS晶体管N7漏极与PMOS晶体管P14漏极连接；NMOS晶体管N7源极与GND连接；PMOS晶体管P15源极与VDD连接；PMOS晶体管P15栅极与节点AB连接；PMOS晶体管P15漏极与PMOS晶体管P16源极连接；PMOS晶体管P16栅极和或门OR输出连接；PMOS晶体管P16漏极与反相器I5输出连接，反相器I5输出记为节点C；反相器I5输出与反相器I6输入连接；反相器I6输出与反相器I5输入连接反相器I5输入记为节点CB；节点C和或门OR输入连接；NMOS晶体管N8栅极与重置信号RSET连接；NMOS晶体管N8漏极与PMOS晶体管P16漏极连接；NMOS晶体管N8源极与GND连接；PMOS晶体管P17源极与VDD连接；PMOS晶体管P17栅极与节点BB连接；PMOS晶体管P17漏极与PMOS晶体管P18源极连接；PMOS晶体管P18栅极和或门OR输出连接；PMOS晶体管P18漏极与反相器I7输入连接，反相器I7输入记为节点D；反相器I7输入与反相器I8输出连接；反相器I7输出与反相器I8输入连接，反相器I8输入记为DB；节点D和或门OR输入连接；NMOS晶体管N9栅极与重置信号RSET连接；NMOS晶体管N9漏极与PMOS晶体管P18漏极连接；NMOS晶体管N9源极与GND连接。2.根据权利要求1所述的一种失调电压自适应数字校准型灵敏放大器，其特征在于，所述灵敏放大器主体部分实现信号的放大，其包括：五个NMOS晶体管和八个PMOS晶体管，五个NMOS晶体管依次记为N1～N5，八个PMOS晶体管依次记为P1～P8；其中NMOS晶体管N1和PMOS晶体管P5构成一个反相器，NMOS晶体管N2和PMOS晶体管P6构成另一个反相器，这两个反相器形成交叉耦合结构；交叉耦合结构之间由两个NMOS和两个PMOS晶体管形成的传输门隔断；同时，还通过PMOS晶体管P1、PMOS晶体管P2对应的将灵敏放大器与BL、BLB隔离，通过PMOS晶体管P3与PMOS晶体管P4将灵敏放大器与VD...

【专利技术属性】
技术研发人员：彭春雨，孔令雨，卢文娟，王永俊，吴秀龙，蔺智挺，高珊，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：安徽,34