【技术实现步骤摘要】
本申请涉及集成电路领域，特别是涉及一种双节点容忍的抗辐射锁存器电路、存储器和航空器。
技术介绍
1、随着互补金属氧化物半导体技术不断进步，电子器件的尺寸越来越小，集成度越来越高。同时由于中国航天事业的不断发展进步，航空器的工作场景也变得越来越复杂，航空器在航空舱外工作的时间越来越长，对它们的性能要求也变得越来越高。其中，宇宙辐射环境对于航空器的性能影响不容忽视，主要是因为太空辐射环境所带来的seu(singleevent upset，单粒子翻转)效应可能会影响航空器中的重要组成部分：存储器。所以，提供可靠性更高、在受到辐射影响后仍能维持原来存储数据的存储单元，用以实现航空器中的存储电路的稳定性是抗辐射电路设计中至关重要的任务。
2、针对现有航空器中的存储电路容易受到宇宙辐射环境影响的问题，目前还缺乏有效地解决方案。
技术实现思路
1、在本专利技术中提供了一种双节点容忍的抗辐射锁存器电路、存储器和航空器，以解决现有航空器中的存储电路容易受到宇宙辐射环境影响的问题。
2、第一个方面，在本专利技术中提供了一种双节点容忍的抗辐射锁存器电路，锁存器电路包括：存储模块；存储模块包括八个nmos管和八个pmos管；
3、其中，第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管和第六pmos管的源极连接电源；
4、第三nmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管和第八nmos管的源极接地；p>
5、第一pmos管的栅极连接第二pmos管的漏极、第三pmos管的栅极、第八pmos管的源极、第二nmos管的栅极和第七nmos管的栅极，第一pmos管的漏极连接第二pmos管的栅极、第四pmos管的栅极、第一nmos管的栅极、第八nmos管的栅极和第七pmos管的源极；
6、第三pmos管的漏极连接第七pmos管的栅极、第五nmos管的漏极和第六nmos管的栅极；
7、第四pmos管的漏极连接第八pmos管的栅极、第六nmos管的漏极和第五nmos管的栅极；
8、第五pmos管的栅极连接第二nmos管的源极、第三nmos管的栅极和第四nmos管的漏极，第五pmos管的漏极连接第一nmos管的漏极；
9、第六pmos管的栅极连接第一nmos管的源极、第四nmos管的栅极和第三nmos管的漏极，第六pmos管的漏极连接第二nmos管的漏极；
10、第七pmos管的漏极连接第七nmos管的漏极；
11、第八pmos管的漏极连接第八nmos管的漏极；
12、第五nmos管的漏极构成第一存储节点，第六nmos管的漏极构成第二存储节点，第一nmos管的源极构成第三存储节点，第二nmos管的源极构成第四存储节点，第一pmos管的漏极构成第五存储节点，第二pmos管的漏极构成第六存储节点。
13、在其中的一些实施例中，锁存器电路还包括：第一反相器、第二反相器、输入模块、输出模块和传输模块；
14、第一反相器的输入端和输出端分别连接输入模块的两个控制端，第二反相器的输入端和输出端分别连接输入模块的两个输入端；
15、输入模块的六个输出端分别连接存储模块的六个存储节点；
16、传输模块的两个控制端分别连接第一反相器的输入端和输出端，传输模块的输入端和输出端分别连接第二反相器的输入端和输出模块的输出端；
17、输出模块的两个输入端分别连接第四存储节点和第六存储节点，输出模块的两个控制端分别连接第一反相器的输出端和输入端；
18、其中，第一反相器的输入端用于接收时钟信号，第二反相器的输入端用于接收电路输入信号，输出模块和传输模块的输出端用于输出电路输出信号。
19、在其中的一些实施例中，输出模块包括第九pmos管、第十pmos管、第九nmos管和第十nmos管；
20、第九pmos管的栅极、源极和漏极分别连接第六存储节点、电源和第十pmos管的源极；
21、第十pmos管的栅极和漏极分别连接第一反相器的输入端和第九nmos管的漏极；
22、第九nmos管的栅极和源极分别连接第一反相器的输出端和第十nmos管的漏极；
23、第十nmos管的栅极连接第四存储节点且源极接地；
24、其中，第十pmos管的漏极用于输出电路输出信号。
25、在其中的一些实施例中，传输模块包括由第十一nmos管和第十一pmos管构成的传输门；
26、第十一nmos管的栅极连接第一反相器的输入端，第十一pmos管的栅极连接第一反相器的输出端。
27、在其中的一些实施例中，第一反相器包括第十二pmos管和第十二nmos管；
28、第十二pmos管的栅极、漏极和源极分别连接第十二nmos管的栅极和漏极以及电源；
29、第十二nmos管的源极接地；
30、其中，第十二nmos管的栅极和漏极分别构成第一反相器的输入端和输出端。
31、在其中的一些实施例中，第二反相器包括第十三pmos管和第十三nmos管；
32、第十三pmos管的栅极、漏极和源极分别连接第十三nmos管的栅极和漏极以及电源；
33、第十三nmos管的源极接地；
34、其中，第十三nmos管的栅极和漏极分别构成第二反相器的输入端和输出端。
35、在其中的一些实施例中，输入模块包括第十四nmos管、第十五nmos管、第十六nmos管、第十七nmos管、第十四pmos管和第十五pmos管；
36、第十四nmos管的漏极连接第一存储节点，第十五nmos管的漏极连接第二存储节点，第十六nmos管的漏极连接第三存储节点，第十七nmos管的漏极连接第四存储节点，第十四pmos管的漏极连接第五存储节点，第十五pmos管的漏极连接第六存储节点；
37、第十四nmos管、第十五nmos管、第十六nmos管和第十七nmos管的栅极均连接第一反相器的输入端，第十四pmos管和第十五pmos管的栅极均连接第一反相器的输出端；
38、第十四nmos管、第十六nmos管和第十四pmos管的源极均连接第二反相器的输入端，第十五nmos管、第十七nmos管和第十五pmos管的源极均连接第二反相器的输出端。
39、在其中的一些实施例中，第一至第十五pmos管和第一至第十七nmos管的栅长均为65nm；
40、第一至第八以及第十一至第十五pmos管的栅宽均为80nm；
41、第一和第二以及第九至第十七nmos管的栅宽均为140nm，第三至第八nmos管的栅宽均为280nm。
42、第二个方面，在本专利技术中提供了一种存储器，所述存储器包括第一个方面所述的双节点容忍的抗辐射锁存器电路。
43、第三个方面，在本专利技术中提供本文档来自技高网...
【技术保护点】
1.一种双节点容忍的抗辐射锁存器电路，其特征在于，锁存器电路包括：存储模块；存储模块包括八个NMOS管和八个PMOS管；
2.根据权利要求1所述的双节点容忍的抗辐射锁存器电路，其特征在于，锁存器电路还包括：第一反相器、第二反相器、输入模块、输出模块和传输模块；
3.根据权利要求2所述的双节点容忍的抗辐射锁存器电路，其特征在于，输出模块包括第九PMOS管、第十PMOS管、第九NMOS管和第十NMOS管；
4.根据权利要求3所述的双节点容忍的抗辐射锁存器电路，其特征在于，传输模块包括由第十一NMOS管和第十一PMOS管构成的传输门；
5.根据权利要求4所述的双节点容忍的抗辐射锁存器电路，其特征在于，第一反相器包括第十二PMOS管和第十二NMOS管；
6.根据权利要求5所述的双节点容忍的抗辐射锁存器电路，其特征在于，第二反相器包括第十三PMOS管和第十三NMOS管；
7.根据权利要求6所述的双节点容忍的抗辐射锁存器电路，其特征在于，输入模块包括第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、
8.根据权利要求7所述的双节点容忍的抗辐射锁存器电路，其特征在于，第一至第十五PMOS管和第一至第十七NMOS管的栅长均为65nm；
9.一种存储器，其特征在于，所述存储器包括如权利要求1-8中任一项所述的双节点容忍的抗辐射锁存器电路。
10.一种航空器，其特征在于，所述航空器包括如权利要求9所述的存储器或如权利要求1-8中任一项所述的双节点容忍的抗辐射锁存器电路。
...【技术特征摘要】
1.一种双节点容忍的抗辐射锁存器电路，其特征在于，锁存器电路包括：存储模块；存储模块包括八个nmos管和八个pmos管；
2.根据权利要求1所述的双节点容忍的抗辐射锁存器电路，其特征在于，锁存器电路还包括：第一反相器、第二反相器、输入模块、输出模块和传输模块；
3.根据权利要求2所述的双节点容忍的抗辐射锁存器电路，其特征在于，输出模块包括第九pmos管、第十pmos管、第九nmos管和第十nmos管；
4.根据权利要求3所述的双节点容忍的抗辐射锁存器电路，其特征在于，传输模块包括由第十一nmos管和第十一pmos管构成的传输门；
5.根据权利要求4所述的双节点容忍的抗辐射锁存器电路，其特征在于，第一反相器包括第十二pmos管和第十二nmos管；
6....
【专利技术属性】
技术研发人员：赵强，彭雨婷，刘天翔，徐秋虹，彭太锌，郝礼才，彭春雨，蔺智挺，吴秀龙，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。