刚性电极压接封装功率半导体器件封装方法和系统技术方案

本发明专利技术提供了一种刚性电极压接封装功率半导体器件封装方法、及系统，其中，方法可以包括：叠层组件的层叠方法，所述叠层组件包括按预定层叠顺序层叠的多种部件，其特征在于，所述方法包括：获取各个所述部件的厚度值；根据所述部件的厚度值计算叠层组件的厚度的方差；根据最小方差的层叠方式形成所述叠层组件。可以使组装标准一致，可以尽量减小叠层组件之间的高度差，使得各组件之间承受的压力较为均匀，各组件中的部件之间接触良好。可以有效减低芯片失效率，大幅度提高封装效率和产能。 1

Rigid electrode crimping package power semiconductor device encapsulation method and system

The invention provides a packaging method, and a system for a rigid electrode packaging power semiconductor device, wherein the method may include a laminating method of a laminated component, which includes a plurality of components stacked in a predetermined sequence, which is characterized by the method of obtaining the thickness of each of the components. The variance of the thickness of the laminated component is calculated according to the thickness value of the components; and the laminated component is formed according to the stacking mode of the minimum variance. The assembly standards can be consistent, and the height difference between the laminated components can be minimized so that the pressure between the components is more uniform and the components in each component are in good contact. It can effectively reduce chip failure rate, greatly improve packaging efficiency and capacity. One

【技术实现步骤摘要】
刚性电极压接封装功率半导体器件封装方法和系统
本专利技术涉及芯片封装
，具体涉及到一种刚性电极压接封装功率半导体器件封装方法和系统。
技术介绍
叠层组件由多种不同的部件层叠而成，在特定场合需要对叠层组件进行装配，例如压接型功率半导体器件，需要将半导体器件的电极和芯片本体层叠，或需要将半导体器件的电极、芯片和外壳进行层叠，后写成叠层组件，在对多个叠层组件进行封装。然而，各个部件在加工过程中会存在一定的加工误差，例如各个部件的厚度之间存在差距，在将各个部件层叠形成叠层组件并对多个叠层组件进行装配的过程，加工误差，尤其是厚度误差会出现累积，压接型半导体器件在将多个叠层组件进行封装时，由于厚度误差累积，可能会导致半导体器件受力出现较大偏差。如图1所示，第二叠层组件2的厚度小于第一叠层组件1和第三叠层组件3的厚度，导致两端半导体器件承受过大的压力发生脆性断裂而损坏，中间半导体器件所受压力过小而引起接触不良，导致接触热阻和接触电阻增大，影响器件的电气特性和可靠性。因此，如何减小叠层组件的高度差成为亟待解决的技术问题。
技术实现思路
本专利技术要解决的技术问题在于减小叠层组件的高度差。根据第一方面，本专利技术实施例提供了一种叠层组件的层叠方法，叠层组件包括按预定层叠顺序层叠的多种部件，方法包括：获取各个部件的厚度值；根据部件的厚度值计算叠层组件的厚度的方差；根据最小方差的层叠方式形成叠层。可选地，根据部件的厚度值计算叠层组件的厚度的方差包括：分别对不同种部件按照预设厚度差进行分组；按照分组后的厚度对各个部件进行随机层叠；计算叠层组件的厚度的方差。可选地，根据最小方差的层叠方式形成叠层包括：获取部件的位置和角度；根据位置和角度对各部件进行层叠。可选地，在获取各个部件的厚度值和根据部件的厚度值计算叠层组件的厚度的方差之间，包括：获取各个部件的平面度；分别判断各个部件的平面度是否大于预设平面度；当部件的平面度大于预设平面度时，剔除部件。可选地，获取各个部件的平面度包括：获取各个部件中任意位置至少两点的厚度值；计算至少两点的厚度值的差，得到各个部件的平面度。可选地，获取各个部件的厚度值包括：分别获取各个部件中任意一点或任意多点的厚度值；根据任意一点的厚度值或任意多点的厚度平均值确定部件的厚度值。根据第二方面，本专利技术实施例提供了一种刚性电极压接封装功率半导体器件封装方法，包括：按照上述第一方面任意一项描述的叠层组件的层叠方法对各个部件进行层叠形成叠层组件；对叠层组件进行封装，得到封装后的半导体器件。可选地，刚性电极压接封装功率半导体器件封装方法还包括：对半导体器件进行压力、热阻或电特性中的任意一种或任意组合的测试。根据第三方面，本专利技术实施例提供了一种刚性电极压接封装功率半导体器件封装系统，包括：厚度检测装置，用于检测各个部件的厚度；匹配装置，用于根据上述第一方面任意一项描述的叠层组件的层叠方法对各个部件进行层叠形成叠层组件；装配装置，用于根据上述第二方面任意一项描述的刚性电极压接封装功率半导体器件的封装方法对叠层组件进行封装，得到封装后的半导体器件。可选地，刚性电极压接封装功率半导体器件封装系统，还包括：测试装置，用于对半导体器件进行压力测试、热阻测试或电特性测试中的任意一种或任意组合。可选地，刚性电极压接封装功率半导体器件封装系统还包括：传送装置，用于将各部件在厚度检测装置、匹配装置、装配装置和测试装置之间进行传送。本专利技术实施例提供的刚性电极压接封装功率半导体器件封装方法及系统，根据各部件的厚度值，对叠层组件的厚度值进行模拟计算，找出叠层组件的厚度的方差的层叠方式，并以该层叠方式形成叠层组件，可以使组装标准一致，可以尽量减小叠层组件之间的高度差，使得各组件之间承受的压力较为均匀，各组件中的部件之间接触良好。在对刚性封装时，通过根据各部件的厚度值分析，匹配，按各封装的功率半导体器件厚度的方差最小的方式进行封装，使得各但导体器件的厚度差较小，可以避免部分半导体器件因承受过大的压力发生脆性断裂而损坏或同样可以避免半导体器件所受压力过小而引起接触不良，可以有效减低芯片失效率，大幅度提高封装效率和产能。附图说明图1示出了现有技术中刚性电极压接封装功率半导体器件封装结示意图；图2示出了本专利技术实施例的叠层组件的层叠方法流程示意图；图3示出了本专利技术实施例的叠层组件的厚度的方差计算方法流程示意图；图4示出了本专利技术实施例的刚性电极压接封装功率半导体器件封装结构示意图；图5示出了本专利技术实施例的刚性电极压接封装功率半导体器件封装系统示意图。具体实施方式下面将结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。本专利技术实施例提供了一种叠层组件的层叠方法，其中，叠层组件包括多种部件，如图2所示，该方法可以包括如下步骤：S10.获取各个部件的厚度值。在具体的实施例中，叠层组件可以为刚性电极压接的电子器件，例如可以为刚性电极压接封装半导体器件，也可以为刚性压接的端子等，在本实施例中，以叠层组件为刚性电极压接封装半导体器件为例进行说明，叠层组件的各个部件可以为半导体器件的电极以及半导体器件本身的芯片，在本实施例中，电极可以为钼片，银片。可以获取各个部件中任意一点或任意多点的厚度值作为当前部件的厚度值。在本实施例中，可以同时获取部件的一个平面的四个角点和中心点共五个点的厚度值，可以以中心点的厚度值作为部件的厚度值，也可以计算五个点厚度的平均值作为部件的厚度值，由于，钼片或银片的角或边容易变形，以中心店作为厚度值较为准确，在本实施例中，优选的以中心点厚度值作为部件厚度值。S20.根据部件的厚度值计算叠层组件的厚度的方差。在具体的实施例中，在获取到各个部件厚度值后，按照层叠顺序对各个部件进行层叠，得到层叠厚度，在本实施例中，计算根据不同层叠方式进行层叠后的组件的厚度值，在本实施例中，可以计算可以部件之间任意层叠后的厚度值，各个组件在层叠时，需要按照层叠顺序进行，并计算各个叠层组件的方差，方差越大表示层叠后的叠层组件的厚度差越大。可以得到多种层叠方式的层叠的叠层组件的方差。在本实施例中，对各个部件进行层叠均为模拟层叠，并不是进行实际的层叠，所称进行层叠实际是为模拟计算随机层叠后的组件的厚度。以便得到最佳层叠方式。S30.根据最小方差的层叠方式形成叠层。在本实施例中，最小方差的层叠方式表示各个叠层组件的厚度差最小，为保证减小叠层组件的高度差，在本实施例中，选择最小方差的层叠方式形成叠层。例如，叠层组件为刚性电极压接封装半导体器件，各部件分别为钼片，银片和芯片。在本实施例中，将钼片按厚度值从小到大排序，将银片和芯片按厚度值从大到小排序，然后依次对应的方式对其进行层叠。根据各部件的厚度值，对叠层组件的厚度值进行模拟计算，找出叠层组件的厚度的方差的层叠方式，并以该层叠方式形成叠层组件，可以使组装标准一致，可以尽量减小叠层组件之间的高度差，使得各组件之间承受的压力较为均匀，各组件中的部件之间接触良好。为减小计算叠层本文档来自技高网...

【技术保护点】
1.一种叠层组件的层叠方法，所述叠层组件包括按预定层叠顺序层叠的多种部件，其

【技术特征摘要】
1.一种叠层组件的层叠方法，所述叠层组件包括按预定层叠顺序层叠的多种部件，其特征在于，所述方法包括：获取各个所述部件的厚度值；根据所述部件的厚度值计算叠层组件的厚度的方差；根据最小方差的层叠方式形成所述叠层组件。2.如权利要求1所述的叠层组件的层叠方法，其特征在于，所述根据所述部件的厚度值计算叠层组件的厚度的方差包括：分别对不同种所述部件按照预设厚度差进行分组；按照分组后的厚度对各个所述部件进行随机层叠；计算所述叠层组件的厚度的方差。3.如权利要求1所述的叠层组件的层叠方法，其特征在于，所述根据最小方差的层叠方式形成所述叠层包括：获取所述部件的位置和角度；根据所述位置和所述角度对各所述部件进行层叠。4.如权利要求1所述的叠层组件的层叠方法，其特征在于，在获取各个所述部件的厚度值和所述根据所述部件的厚度值计算叠层组件的厚度的方差之间；包括：获取各个所述部件的平面度；分别判断各个所述部件的平面度是否大于预设平面度；当所述部件的平面度大于预设平面度时，剔除所述部件。5.如权利要求4所述的叠层组件的层叠方法，其特征在于，所述获取各个部件的平面度包括：获取各个所述部件中任意位置至少两点的厚度值；计算所述至少两点的厚度值的差，得到各个所述部件的平面度。6.如权利要求1所述的叠层组件的层叠方法，其特征在于，所述获取各个部件的厚度值包括：分别...

【专利技术属性】
技术研发人员：林仲康，石浩，田丽纷，张喆，李现兵，张朋，武伟，唐新灵，王亮，
申请(专利权)人：全球能源互联网研究院有限公司，
类型：发明
国别省市：北京,11