半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法包括：在管芯上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个刻蚀工艺对所述焊料及所述导电柱进行刻蚀，所述多个刻蚀工艺包括第一刻蚀工艺，所述第一刻蚀工艺包括使用氮系刻蚀剂对所述导电柱进行刻蚀。

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术实施例涉及半导体装置的制造方法。
技术介绍
半导体装置被用于例如个人计算机、手机、数码相机及其他电子装备等各种各样的电子应用中。半导体装置通常是通过以下方式来制作：在半导体衬底之上依序沉积绝缘层或介电层、导电层、以及半导体材料层；以及利用光刻(lithography)对所述各种材料层进行图案化以在其上形成电路组件及元件。通常会在单个半导体晶片(semiconductorwafer)上制造数十或数百个集成电路。通过沿着切割道(scribeline)锯切集成电路来单体化各别的管芯(die)。接着将所述各别的管芯单独地封装，例如在多芯片模块中封装或以其他类型的封装方式进行封装。半导体行业通过不断减小最小特征大小来不断地提高各种电子组件(例如，晶体管、二极管、电阻器及电容器等)的集成密度，以使得更多的组件能够被集成到给定区域中。在一些应用中，例如集成电路管芯等这些较小的电子组件也可能需要使用比过去的封装小的面积的较小的封装。
技术实现思路
本专利技术实施例包括一种半导体装置的制造方法。所述方法包括：在管芯上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个刻蚀工艺对所述焊料及所述导电柱进行刻蚀，所述多个刻蚀工艺包括第一刻蚀工艺，所述第一刻蚀工艺包括使用氮系刻蚀剂对所述导电柱进行刻蚀。本专利技术实施例包括一种半导体装置的制造方法。所述方法包括：使用焊料将测试探针耦合到导电柱；在对所述测试探针进行耦合之后，从所述导电柱移除所述测试探针；以及在移除所述测试探针之后，使用刻蚀工艺从所述导电柱移除所述焊料的剩余部分，所述刻蚀工艺包括使用氮系刻蚀剂对所述焊料进行刻蚀。本专利技术实施例包括一种半导体装置的制造方法。所述方法包括：在管芯上形成铜柱体；在所述铜柱体上形成焊料球；对所述焊料球进行回流以形成焊料连接部，所述焊料连接部接触所述铜柱体的侧壁并将测试探针耦合到所述铜柱体的顶表面；使用所述测试探针来测试所述管芯；以及使用氮系刻蚀剂对所述铜柱体的所述顶表面及所述侧壁进行刻蚀。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1至图9是根据一些实施例的在形成及测试管芯的工艺期间的各中间步骤的剖视图。图10至图15是根据一些实施例的在形成第一装置封装的工艺期间的各中间步骤的剖视图。图16是根据一些实施例的在形成封装结构的工艺期间的中间步骤的剖视图。图17至图18是根据其他实施例的在形成第一装置封装的工艺期间的各中间步骤的剖视图。具体实施方式以下公开内容提供用于实作本专利技术的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。根据各种实施例提供一种半导体装置及方法。具体来说，在集成电路装置上形成导电特征，且使用焊料将测试结构耦合到导电特征。在测试之后，通过使用氮系刻蚀剂(nitric-basedetchant)对焊料及导电特征进行刻蚀，以从所述导电特征移除所述焊料。所述刻蚀可从导电特征移除焊料，且可在后续加工步骤中减少包封体(encapsulant)从导电特征的侧壁及/或顶表面的分层(delamination)。具体来说，氮系刻蚀剂可对导电特征的表面进行清洁，以使得当使用例如低温聚酰亚胺(lowtemperaturepolyimide，LTPI)等包封体对导电特征及集成电路装置进行包封时减少或消除分层。对各实施例的一些变型进行论述。所属领域中的普通技术人员将易于理解可作出预期落于其他实施例范围内的其他润饰。图1至图9是根据一些实施例的在形成及测试管芯100的工艺期间的各中间步骤的剖视图。管芯100可包括逻辑管芯，例如中央处理器(centralprocessingunit，CPU)、图形处理单元(graphicsprocessingunit，GPU)、类似元件或其组合。在一些实施例中，管芯100包括管芯堆叠(图中未示出)，所述管芯堆叠可包括逻辑管芯与存储器管芯二者。管芯100可包括输入/输出(input/output，I/O)管芯，例如在第一封装与随后贴合的第二封装之间提供连接的宽的I/O管芯。在图1中，示出处于加工的中间阶段的管芯100，管芯100包括衬底50、垫52及保护膜54。在图1中所示步骤之前，可根据可应用制造工艺来加工管芯100以在管芯100中形成集成电路，从而形成集成电路管芯。衬底50可包括块状半导体衬底(bulksemiconductorsubstrate)、绝缘体上覆半导体(semiconductor-on-insulator，SOI)衬底、多层式衬底(multi-layeredsubstrate)或梯度衬底(gradientsubstrate)等。衬底50的半导体可包括例如以下等任意半导体材料：元素半导体，如硅、锗等；化合物半导体或合金半导体，包括SiC、GaAs、GaP、InP、InAs、InSb、SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；类似材料；或者其组合。衬底50可包括集成电路装置(图中未示出)。所属领域中的普通技术人员应知，可在衬底50中及/或衬底50上形成例如晶体管、二极管、电容器、电阻器、类似装置或其组合等众多各种各样的集成电路装置来符合对管芯100的设计的结构性要求及功能性要求。可使用任意适合的方法来形成集成电路装置。衬底50也可包括内连线结构(图中未示出)。可将内连线结构形成在集成电路装置之上并设计成连接各种集成电路装置以形成功能性电路系统(functionalcircuitry)。内连线结构可由交替的介电(例如，低k介电材料)层与导电材料(例如，铜)层形成，并且可通过任意适合的工艺(例如，沉积、镶嵌、双镶嵌(dualdamascene)等)来形成所述内连线结构。导电层及介电层可包括金属线及通孔(图中未示出)以将集成电路装置电耦合到垫52。在图中示出衬底50的仅一部分，原因是这便足以充分阐述说明性实施例。垫52位于衬底50之上。可将垫52形成在衬底50(图中未示出)中的内连线结构之上且将垫52形成为与所述内连线结构电接触，以帮助提供与本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，包括：在管芯上形成导电柱；使用焊料将测试探针耦合到所述导电柱；以及使用多个刻蚀工艺对所述焊料及所述导电柱进行刻蚀，所述多个刻蚀工艺包括第一刻蚀工艺，所述第一刻蚀工艺包括使用氮系刻蚀剂对所述导电柱进行刻蚀。

【技术特征摘要】
2016.11.29 US 62/427,693;2017.07.03 US 15/640,9421.一种半导体装置的制造...

【专利技术属性】
技术研发人员：余振华，郭宏瑞，蔡惠榕，谢昀蓁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71