TSV转接板及其制备方法技术

本发明专利技术涉及一种TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底内制备至少两个隔离区；在所述隔离区上制备静电保护器件；刻蚀所述Si衬底在所述静电保护器件两侧形成TSV，填充后形成TSV区；在所述TSV区的第一端面与所述静电保护器件之间形成互连线；在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。本发明专利技术提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

【技术实现步骤摘要】
TSV转接板及其制备方法
本专利技术属半导体集成电路
，特别涉及一种TSV转接板及其制备方法。
技术介绍
随着硅的工艺发展趋近于其物理瓶颈，摩尔定律正在逐渐走向极限，集成电路行业将步入后摩尔时代。由于三维集成封装作为一种不需要进一步缩小晶体管特征尺寸而能得到更好的电性能的方法，已经被半导体国际技术蓝图认为是后摩尔时代重要途径之一。三维集成封装的主要驱动力是：芯片尺寸减少、解决互连瓶颈、不同技术异构集成、高性能。硅通孔(Through-SiliconVia，简称TSV)技术是实现以上目标三维集成封装的主要技术之一。TSV是一个在硅(芯片、晶圆或硅芯片载片)上占得通孔，并填充导电材料以在模块或子系统形成垂直互连。基于TSV技术的三维集成封装主要优势在于：电性能好、功耗低、尺寸小、质量轻、I/O数多。在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-StaticDischarge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提本文档来自技高网...

【技术保护点】
一种TSV转接板的制备方法，其特征在于，包括：S101、选取Si衬底；S102、在所述Si衬底内制备隔离区；S103、在所述隔离区上制备静电保护器件；S104、刻蚀所述Si衬底在所述静电保护器件两侧形成TSV，填充后形成TSV区；S105、在所述TSV区的第一端面与所述静电保护器件之间形成互连线；S106、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。

【技术特征摘要】
1.一种TSV转接板的制备方法，其特征在于，包括：S101、选取Si衬底；S102、在所述Si衬底内制备隔离区；S103、在所述隔离区上制备静电保护器件；S104、刻蚀所述Si衬底在所述静电保护器件两侧形成TSV，填充后形成TSV区；S105、在所述TSV区的第一端面与所述静电保护器件之间形成互连线；S106、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。2.根据权利要求1所述的制备方法，其特征在于，S102包括：S1021、利用CVD工艺，在所述Si衬底上淀积第一SiO2层和Si3N4层；S1022、利用光刻工艺在所述Si衬底上形成隔离沟槽的填充图形；S1023、利用干法刻蚀工艺形成所述隔离沟槽；S1024、利用CVD工艺，淀积第二SiO2对所述隔离沟槽进行填充，形成所述隔离区。3.根据权利要求2所述的制备方法，其特征在于，所述静电保护器件为二极管。4.根据权利要求3所述的制备方法，其特征在于，S103包括：S1031、刻蚀所述第一SiO2层在所述隔离区上面制备二极管器件沟槽；S1032、利用CVD工艺，在所述二极管器件沟槽内淀积多晶硅材料；S1033、分别光刻P+有源区和N+有源区，采用带胶离子注入工艺进行P+注入和N+注入，去除光刻胶，形成所述二极管的阳极和阴极；S1034、进行高温退火，激活杂质；S1035、利用PECVD工艺，在所述衬底表面淀积第三SiO2层。5.根据权利要求4所述的制备方法，其特征在于，S104包括：S1041、利用...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61