具有增大的接触面积的半导体器件接触制造技术

提供了半导体接触架构，其中接触金属延伸到进行接触的半导体层中，由此增加接触面积。偏移间隔部允许实现到半导体材料中的相对深的蚀刻。因此，不是仅仅半导体的平坦水平表面被暴露用于接触面积，而是相对长的垂直沟槽侧壁以及底壁被暴露且可用于接触面积。然后可以利用期望的接触金属来填充该沟槽。可以以促进高效接触沟槽蚀刻工艺的方式来实施接触被形成到其中的半导体层的掺杂，诸如通过例如利用沟槽蚀刻后掺杂或具有以下的半导体层：接触沟槽蚀刻所穿过的上部未掺杂区和下部掺杂S/D区。可以从最终结构移除该偏移间隔部。

Semiconductor device contacts with increased contact area

A semiconductor contact mechanism is provided, wherein the contact metal extends to the semiconductor layer to be contacted, thereby increasing the contact area. The offset spacer allows for relatively deep etching in semiconductor materials. Therefore, not only the flat horizontal surface of the semiconductor is exposed to the contact area, but the relatively long vertical groove side wall and the bottom wall are exposed and can be used for contact area. The contact metal can then be used to fill the groove. The doping of the semiconductor layer formed into the semiconductor layer may be implemented in a manner that promotes an efficient contact groove etching process, such as by doping a groove after etching with a groove or having the following semiconductor layer: the upper undoped area and the lower doped S/D zone through the contact groove etching. The offset interval can be removed from the final structure.

【技术实现步骤摘要】
【国外来华专利技术】具有增大的接触面积的半导体器件接触
本专利技术涉及具有增大的接触面积的半导体器件接触。
技术介绍
包括在半导体衬底上形成的晶体管、二极管、电阻器、电容器以及其他无源和有源电子器件的电路器件的增大的性能通常是在那些器件的设计、制造和操作期间考虑的主要因素。例如，在金属氧化物半导体（MOS）晶体管半导体器件（诸如在互补金属氧化物半导体（CMOS）工艺中使用的那些）的设计和制造期间，常常期望最小化与另外被称为外部电阻Rext的接触相关联的寄生电阻。降低的Rext实现来自等同晶体管设计的更高驱动电流。附图说明图1a和1b图示具有根据本公开的一个实施例配置的接触架构的非平面半导体器件的横截面视图。图2a和2b图示具有根据本公开的另一实施例配置的接触架构的非平面半导体器件的横截面视图。图3a直至3d中的每一个都图示具有根据本公开的另一实施例配置的接触架构的非平面半导体器件的横截面视图。图4a和4b中的每一个都图示根据本公开的一个实施例的具有接触架构以及选择性掺杂的源极/漏极区的非平面半导体器件的横截面视图。图5a直至5g共同图示根据本公开的一个实施例的用于制造半导体接触架构的方法。图6a和6b图示具有根据本公开的另一实施例配置的接触架构的非平面半导体器件的横截面视图。图6c示出图6a和6b中示出的示例实施例的透视图。图6d图示根据一些这样的实施例的图6a直至6c中示出的偏移间隔部和接触金属可能具有的示例形状的各种自上而下的视图。图7a和7b图示具有根据本公开的另一实施例配置的接触架构的非平面半导体器件的横截面视图。图7c示出图7a和7b中示出的示例实施例的透视图。图7d图示根据一些这样的实施例的图7a直至7c中示出的偏移间隔部和接触金属可能具有的示例形状的各种自上而下的视图。图8a和8b图示具有根据本公开的另一实施例配置的接触架构的非平面半导体器件的横截面视图。图8c示出图8a和8b中示出的示例实施例的透视图。图8d图示根据一些这样的实施例的图8a直至8c中示出的接触金属可能具有的示例形状的各种自上而下的视图。图9图示利用根据本公开的实施例配置的一个或多个集成电路结构实施的计算系统。如将领会到的，图不一定按照比例来绘制或者意图将本公开限制于示出的具体配置。例如，虽然一些图通常指示直线、直角和平滑表面，但是考虑到所使用的处理设备和技术的现实世界限制，结构的实际实施可能具有不够完美的直线、直角，并且某些特征可能具有表面拓扑或者另外是非平滑的。简单地说，该图仅仅被提供用来示出示例结构。具体实施方式公开了具有相对于标准接触而言相对大的接触面积和低的电阻的半导体接触架构。MOS晶体管中的标准接触通常利用暴露的掺杂半导体区来进行接触，其中总的接触面积是水平的并且由自上而下的暴露的半导体面积来限定。相比之下，根据本公开的一个实施例配置的接触架构提供增加的接触面积，以使得接触延伸到正进行接触的半导体层中。根据一个示例实施例，在接触形成期间使用偏移间隔部，其具有允许执行选择性蚀刻的效果。特别地，下层半导体层以比偏移间隔部材料更快的速率蚀刻，从而允许实现到半导体材料中的相对深的蚀刻而不蚀刻掉晶体管结构的其他部分。因此，不是仅仅半导体的单一平坦水平表面被暴露用于接触面积，而是相对长的垂直沟槽侧壁以及底壁被暴露且可用于接触面积。然后可以利用期望的接触金属来填充该沟槽。可以以促进接触沟槽蚀刻工艺的方式来实施接触被形成到其中的半导体层的掺杂。例如，在一个示例情况下，在接触沟槽被形成之后但在接触金属被沉积到沟槽中之前掺杂半导体层，而在另一示例情况下半导体层被配置有接触沟槽蚀刻将穿过的未掺杂部分以及接近接触沟槽所延伸到的地方的掺杂下部部分。在一些实施例中，接触架构被形成在源极/漏极（S/D）区上，其中相邻栅极结构之间的整个空间限定临界水平距离（CD），并且总接触面积超过CD的4倍或更多。要指出，在一些实施例中，该偏移间隔部可能存在于最终晶体管结构中，但是在其他实施例中，该偏移间隔部可能在沟槽蚀刻工艺期间或者在沟槽蚀刻完成之后被移除。总体概述如先前所解释的，可以通过降低器件电阻来实现晶体管中增大的驱动电流。接触电阻已成为器件的总电阻的很大一部分。典型晶体管接触堆叠包括例如硅或硅锗（SiGe）源极/漏极层、镍硅化物层、氮化钛粘附层和钨接触/衬垫。在任何这样的配置中，接触面积通常限于在接触沟槽蚀刻工艺期间暴露的半导体材料的平坦面积。如鉴于该公开将领会到的，存在可以在其上形成接触的有限面积。例如，可以通过从一个栅极间隔部至相邻晶体管的栅极间隔部的第一距离（在本文中被称为CD）乘以限定源极/漏极区的宽度的第二距离（在本文中被称为W1）来限定相邻栅极结构之间的整个面积。因此，依赖自上而下的源极-漏极开口的常见接触具有约CDxW1的接触面积。因此，并且根据本公开的实施例，提供接触形成技术，其使用偏移间隔部来增加接触面积，以使得接触延伸到正进行接触的半导体层中。根据一个示例实施例，该偏移间隔部在接触沟槽的开口处有效地起到材料的衬套或掩模的作用。用来实施到半导体层中的接触沟槽蚀刻的蚀刻化学物质可以相对于偏移间隔部材料和其他非目标材料（包围源极/漏极区的绝缘体材料）具有选择性，或者以其他方式被配置成以比目标半导体材料更低的速率蚀刻偏移间隔部材料和任何其他非目标材料。鉴于本公开，许多选择性蚀刻方案将是显然的。该偏移间隔部允许实现到半导体材料中的相对深的蚀刻而不蚀刻掉晶体管结构的其他部分。因此，不是仅仅半导体的单一平坦水平表面被暴露用于接触面积，而是相对长的垂直沟槽侧壁以及底壁被暴露且可用于接触面积。一旦半导体层被掺杂，就可以利用期望的接触金属来填充沟槽。偏移间隔部不需要保留在最终结构中。可以以促进接触沟槽蚀刻工艺的方式来实施接触被形成到其中的半导体层的掺杂。例如，在一个示例情况下，在接触沟槽被形成之后但在接触金属被沉积到沟槽中之前掺杂半导体层，诸如通过注入掺杂和退火工艺。在另一示例情况下，半导体层被形成或者以其他方式被配置有接触沟槽蚀刻将穿过的未掺杂上部部分和接触沟槽延伸所到的掺杂下部部分。在又一实施例中，半导体层被配置有缓变的掺杂剂浓度，其在沟槽顶部处的没有掺杂或另外轻掺杂与沟槽底部处的目标掺杂水平之间变化。如鉴于本公开将领会到的，消除或以其他方式降低半导体层中的掺杂可能使得更易于蚀刻接触沟槽（蚀刻已经被掺杂的半导体材料可能比蚀刻相同的未掺杂半导体材料更困难）。在还有其他实施例中，可以使用不知道任何掺杂水平的蚀刻方案。取决于目标接触面积，接触沟槽蚀刻的深度可以因实施例而异。根据一个示例实施例，该接触面积是沟槽深度的函数并且通常可以如根据等式1来计算：接触面积=[(2xHc)+(CD-(2xW2))]xW1（等式1）在这里Hc是接触高度，CD是从一个栅极堆叠的栅极间隔部至相邻栅极堆叠的栅极间隔部的距离，W2是偏移间隔部厚度（如果存在的话），并且W1是限定源极/漏极区的宽度的距离。在一些情况下，接触蚀刻深度处在鳍状物高度的50%或更多的范围内，其中示例鳍状物高度（HF）处在30nm到50nm的范围内，尽管可以使用任何数目的鳍状物几何图形并且不意图使本公开限于任何特定的一个。在一个具体实施例中，蚀刻接触沟槽以便下切栅极结构，以便允许下切内的掺杂剂注入。源极本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，其被配置有从衬底延伸的鳍状物，该鳍状物包括沟道区；该沟道区之上的栅极电极，其中在栅极电极和沟道区之间提供栅极电介质层并且在栅极电极的侧上提供栅极间隔部；源极和漏极区，其在鳍状物中或者在鳍状物上并邻近沟道区且包括半导体材料；延伸到源极和漏极区中的每一个中的沟槽；以及在源极和漏极区中的每一个中的沟槽内的接触金属。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：衬底，其被配置有从衬底延伸的鳍状物，该鳍状物包括沟道区；该沟道区之上的栅极电极，其中在栅极电极和沟道区之间提供栅极电介质层并且在栅极电极的侧上提供栅极间隔部；源极和漏极区，其在鳍状物中或者在鳍状物上并邻近沟道区且包括半导体材料；延伸到源极和漏极区中的每一个中的沟槽；以及在源极和漏极区中的每一个中的沟槽内的接触金属。2.根据权利要求1所述的器件，其中每个沟槽都具有底部和顶部，并且该器件进一步包括在每个沟槽的顶部处的偏移间隔部。3.根据权利要求2所述的器件，其中该沟槽中的每一个都通过对应偏移间隔部而继续，并且该接触金属大幅填充该沟槽中的每一个。4.根据权利要求2所述的器件，其中每个偏移间隔部都在源极和漏极区的半导体材料的顶部上。5.根据权利要求2所述的器件，其中每个偏移间隔部都与提供在栅极电极的侧上的栅极间隔部接触。6.根据权利要求2所述的器件，其中该偏移间隔部和提供在栅极电极的侧上的栅极间隔部包括相同的材料。7.根据权利要求1所述的器件，其中该鳍状物包括不是衬底原生的半导体材料。8.根据权利要求1所述的器件，其中该源极和漏极区的半导体材料不是衬底原生的。9.根据权利要求1所述的器件，其中该鳍状物包括沟道区中的一个或多个线或带。10.根据权利要求1所述的器件，其中该源极和漏极区被升高以使得它们延伸超出鳍状物的顶部。11.根据权利要求1所述的器件，其中该源极和漏极区中的每一个都配置有缓变的掺杂方案，其包括对应沟槽所穿过的区域中的较低掺杂和其他区域中的较高掺杂。12.根据权利要求1所述的器件，其中该源极和漏极区中的每一个都包括掺杂部分和未掺杂部分。13.根据权利要求12所述的器件，其中该沟槽中的每一个都穿过对应的未掺杂部分并且接近掺杂部分或者在掺杂部分中终止。14.根据权利要求1所述的器件，进一步包括每一个都在鳍状物的对应沟道区之上的多个栅极结构，每个栅极结构都包括对应栅极电极、栅极电介质和栅极间隔部，其中相邻栅极结构之间的距离基本上限定对应源极或漏极区的宽度，该宽度在与鳍状物平行的方向上。15.根据权利要求1直至14中的任一项所述的器件，其中该器件...

【专利技术属性】
技术研发人员：R梅汉德鲁，T加尼，廖思雅，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US