用于SRAM应用的单端位线电流读出放大器制造技术

用于SRAM应用的单端位线电流检测放大器本发明专利技术涉及用作存储器单元组的存储器布置中的读出放大器的电流感测读出放大器，其中在每个存储器单元组中，单元包括至少一个通过位线连接到读出放大器的读出端口，并且其中所述读放大器连接到数据输出。电流感测读出放大器包括电压调节器，以将位线电压保持在电源电压以下和地之上的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；以及发生器在检测到高电流值输入时产生高电压电平输出信号，并且当检测到低电流电平值时产生低电压电平输出信号。

Single ended bit line current sense amplifier for SRAM applications

A single end line current detection amplifier for SRAM applications relates to a current sensing readout amplifier used as a readout amplifier used as a memory unit in a memory unit. In each memory unit group, the unit comprises at least one readout port connected to the read-out amplifier by a bit line, and described in it. The read amplifier is connected to the data output. A current sensing readout amplifier consists of a voltage regulator to keep a bit line voltage at a constant voltage level below the power supply voltage and above the ground; a measurement circuit is used to detect high current and low current values in the input signal; and the generator produces a high voltage level output signal when the high current value is detected, and A low voltage level output signal is generated when a low current level value is detected.

【技术实现步骤摘要】
【国外来华专利技术】用于SRAM应用的单端位线电流读出放大器
技术介绍
本专利技术一般的涉及电流感测读出放大器，包括所述电流感测读出放大器的存储器电路，并且更为具体的涉及包括存储器电路的处理器以及用于在位线上放大数据信号的方法。集成电路用于各种电子应用，从简单的设备(如手表)到最复杂的计算机系统。由于希望降低功耗，低功率电路变得越来越普遍。尤其是，功耗已成为深亚微米技术制造的高性能电路设计(工作频率为1千兆赫及以上)成品率的限制因素。低功率设计也是优选的，因为它们表现出较小的电源噪声，并且在制造变化方面提供更好的容差。而且，用户要求更大更快的存储器，这增加了功耗。在诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的半导体存储器件中，在读出操作中读出的数据顺序地经过多个读出放大器并随后被输出。由于存储单元具有低信号驱动能力，所以数据信号被一个或多个位线读放大器放大，直到它最终到达存储器输出。近来的趋势已经看到半导体存储器件的集成密度增加并且其电压降低。密度的增加导致数据线上的负载电容增加，降低了存储器件的读出速度。为了解决这个问题，US2011/0069568A1提出了一种半导体存储器件，其包括多个存储器单元阵列块，位线读出放大器，可被控制为导通或截止的本地读出放大器，数据读出放大器，和一个控制器。随着技术的进步和接近14纳米半导体器件制造节点，功耗的进一步提高可能是可取的。
技术实现思路
将在下面的描述中部分地阐述另外的方面和/或优点，并且通过描述而将部分地清楚，或者可以通过实践本专利技术而了解。根据一个方面，本专利技术涉及一种电流感测读出放大器，其用作存储器单元组的存储器布置中的读出放大器，其中在每一个存储器单元组中，单元包括通过以下方式连接到读出放大器的至少一个读出端口：位线，并且其中所述读放大器连接到数据输出端。电流感测读出放大器包括电压调节器，以将位线电压保持在电源电压以下且高于地的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；以及发生器，用于在检测到高电流值输入时产生高电压电平输出信号，并且当检测到低电流电平值时产生低电压电平输出信号。示例性实施例的优点允许减少在位线上发生的电压摆动，因此电容具有较低的功耗。此外，通过实施示例性实施例，可以特别快地检测到与SRAM单元的内容对应的电流。附图说明从以下结合附图的描述中，本专利技术的某些示例性实施例的以上和其他方面、特征以及优点将变得更加明显，其中：图1示出了使用电压读出方案的存储器电路,图2示出了在电压感测方案中随时间的全局位线电压的发展,图3示出了使用电流读出方案的存储器电路,图4示出了使用电流感测读出放大器的存储器电路,图5A和5B分别示出了电压读出方案和电流读出方案的比较,图6示出了电流感测读出放大器,图7显示了一个电流传感器,图8示出了图7的电流传感器的特性,图9示出了平均电流消耗与SRAM条目数量的关系，以及图10示出了衬底表面消耗。具体实施方式提供以下参照附图的描述以帮助全面理解由权利要求及其等同物限定的本专利技术的示例性实施例。它包括各种具体细节以帮助理解，但是这些仅被视为示例性的。因此，本领域的普通技术人员将认识到，在不脱离本专利技术的范围和精神的情况下，可以对这里描述的实施例进行各种改变和修改。另外，为了清楚和简明，可以省略对公知功能和结构的描述。在下面的描述和权利要求中使用的术语和词语不限于书面含义，而是仅被专利技术人用来使得能够清楚和一致地理解本专利技术。因此，本领域技术人员应该清楚，本专利技术的示例性实施例的以下描述仅用于说明的目的，而不是为了限制由所附权利要求及其等同物限定的本专利技术。应该理解的是，除非上下文另有明确规定，否则单数形式“一个”，“一个”和“该”包括复数指示物。因此，例如，对“一个部件表面”的引用包括对一个或多个这样的表面的引用。现在将详细参考本专利技术的实施例，其示例在附图中示出，其中相同的附图标记始终表示相同的元件。图1示出简化的电子电路101，特别是存储器电路，用于使用电压读出方案读出连接到全局位线的静态随机存取存储器(SRAM)单元的内容。多个单独的SRAM单元即存储器单元组经由本地读出放大器连接到全局位线102。例如，三十二个SRAM单元SC1到SC32可以经由本地位线连接到第一本地读出放大器LE1，其本身连接到全局位线102。总共四个本地读出放大器LE1到LE4可以连接到全局位线102，使得四个三十二个SRAM单元，例如四个存储器单元组的中每一个的存储器布置包括三十二个存储器单元，(间接地)电耦合到全局位线102。电子电路包括用于预充电全局位线102的预充电电路103。预充电电路103包括场效应晶体管(FET)104，其源极连接到电源电压VDD并且其漏极连接到全局位线102。施加到FET104的栅极的预充电信号可以用于基本上用电源电压VDD预充电全局位线102。在图1的示例性电子电路101中，FET104是PFET，但是也可以使用具有反相预充电信号的NFET。预充电电路103还可以包括泄漏补偿单元105。泄漏补偿单元105可以补偿小的泄漏电流。在全局位线102不直接连接到VDD的情况下，即当场效应晶体管104不导通时，泄漏补偿单元105进一步将全局位线102保持在基本上在电压电平VDD。全局位线102(和本地位线)可以表示实质电容(substantialcapacitance)106。图2显示了在时间t(虚线)上的全局位线电压V的发展。在读出SRAM单元的内容之前，通过将预充电信号从高电平切换到低电平(实线)来预充电全局位线102。全局位线102不瞬时呈现高电压电平，但显示电容的铰接充电行为。预充电全局位线102之后，预充电信号返回到高电平，并且读出连接到全局位线102的SRAM单元的内容。返回到零的全局位线指示存储在读出的SRAM单元的逻辑“1”，而实质上停留在VDD的全局位线对应于存储在读出的SRAM单元中的逻辑“0”。将全局和局部位线102预充电至基本VDD可能消耗相当大的功率。此外，许多SRAM核心的同步切换(coincidentswitching)可能会产生巨大的瞬态电流峰值。图3示出了使用电流感测方案读出SRAM单元SC1至SCn的内容的另一电子电路301。SRAM单元SC1到SCn连接到位线302，没有任何局部位线和/或本地放大器互连。提供电流感测读放大器304用于检测在位线中流动的电流。与图1中所示的电子电路101相比，可以去除位线层级。由于在感测期间接近恒定的位线电压电平，位线的电容303将不会对功耗有重大影响。因此，由于在感测期间接近恒定的位线电压电平，所以与图2所示的电子电路201相比，有效电容可以减小。在图4中，使用电流感测读出放大器403读出SRAM单元402的内容的电子电路401。SRAM单元402可以是8T-SRAM单元。8T-SRAM单元设计为由八个FET组成。SRAM单元402的每个反相器使用两个FET，另外两个FET用于读出SRAM单元402的内容。特别是，可以通过向字线404施加信号来读出SRAM单元402的内容。图4中未示出用于写入SRAM单元402的晶体管。尽管图4涉及8T-SRAM单元，但是本公开不限于8T-SRAM单元。特别地，基本上相同的电子电路也可以用于读出6T-S本文档来自技高网...

【技术保护点】
电流感测读出放大器，用作存储器单元组的存储器布置中的读出放大器，其中在每个所述存储器单元组中，单元包括至少一个通过位线连接到读出放大器的读端口，并且其中所述读出放大器连接到数据输出端，所述电流感测读出放大器包括：电压调节器，用于将位线电压保持在电源电压以下且高于地的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；和发生器，用于当检测到所述高电流值输入时产生高电压电平输出信号，并且当检测到所述低电流电平值时产生低电压电平输出信号。

【技术特征摘要】
【国外来华专利技术】2015.09.17 US 14/856,6381.电流感测读出放大器，用作存储器单元组的存储器布置中的读出放大器，其中在每个所述存储器单元组中，单元包括至少一个通过位线连接到读出放大器的读端口，并且其中所述读出放大器连接到数据输出端，所述电流感测读出放大器包括：电压调节器，用于将位线电压保持在电源电压以下且高于地的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；和发生器，用于当检测到所述高电流值输入时产生高电压电平输出信号，并且当检测到所述低电流电平值时产生低电压电平输出信号。2.根据权利要求1所述的电流感测读出放大器，还包括配置单元，用于启用或禁用所述测量电路。3.如权利要求1所述的电流感测读出放大器，还包括调整电路以调整所述恒定电压电平。4.根据权利要求1所述的电流感测读出放大器，还包括调整电路，用于调整所述测量电路的泄漏电流抗扰度。5.如权利要求1所述的电流感测读出放大器，还包括调整电路以调整所述测量电路的工作点。6.如权利要求1所述的电流感测读出放大器，还包括用于重置所述测量电路的重置电路。7.根据权利要求1所述的电流感测读出放大器，其进一步包括存储器电路，以存储所述高电压电平输出信号或存储所述低电压电平输出信号。8.如权利要求7所述的电流感测读出放大器，还包括复位电路以复位所述存储器电路。9.一种存储器电路，包括：至少一个存储器单元，所述存储器单元包括至少一个读出端口；和电流感测读出放大器；其中所述至少一个存储器单元通过所述至少一个读出端口连接到所述电流感测读出放大器，并且，所述电流感测读出放大器包括：电压调节器，用于将位线电压保持在电源电压以下且高于地的恒定电压电平；测量电路，用于检测输入信号中的高电流值和低电流值；和发生器，用于当检测到所述高电流值输入时产生高电压电平输出信号，并且当检测到所述低电流电平值时产生低电压电平输出信号。10.根据权利要求9所述的存储器电路，其中所述电流感测读出放大器还包括...

【专利技术属性】
技术研发人员：A·福里特斯彻，S·卡尔亚楠苏德拉曼，M·B·库格尔，J·皮利尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US