一种单端位线敏感放大器制造技术

本发明专利技术提供了一种单端位线敏感放大器，所述的单端位线敏感放大器包含：一用于检测输入端位线电压变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电路；所述的位线放电趋势检测电路包含：晶体管Ｐ１，晶体管Ｐ２，晶体管Ｎ１和晶体管Ｎ２；其中晶体管Ｐ１和晶体管Ｐ２的栅极相连，接入参考电压；晶体管Ｎ１、晶体管Ｎ２组成普通的电流镜，将晶体管Ｎ１中电流的变化反应到晶体管Ｎ２，晶体管Ｎ２的源极与晶体管Ｐ２的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。

【技术实现步骤摘要】

本专利技术涉及SRAM中数据位线的敏感放大检测技术，特别涉及一种单端位线敏感 放大器。
技术介绍
随着静态随机存储器(SRAM)容量的增加，数据位线的负载电容也越来越大。为了 加速SRAM的访问速度， 一般会将大容量的SRAM划分成多个不同的组(BANK)。而对SRAM的 读写操作将会由SRAM中的控制逻辑控制，转化为对不同的BANK的读写。这样原本的很长 的访问时间就会降低。同时利用敏感放大器对位线上的电平变化进行检测，进一步降低了 SRAM的读出延时。 典型的6T SRAM内核结构的读写逻辑一般使用差分结构。同时差分结构的敏感放 大器在位线的电压检测技术中也十分成熟。当SRAM的读写端口增加的时候，为了保持SRAM 设计的高密度，此时对于SRAM内核的读写逻辑会采用单端的位线结构。因此单端位线的敏 感放大器的设计好坏对整个SRAM的性能将会产生很大的影响。 单端位线的敏感放大器有很多种类，有基于电压检测的，也有基于电流检测的敏 感放大器。其中美国专利公开号为5426385的Double positive feedback loopprecharge CMOS single-ended sense amplifier便是一种利用正反馈的电压检测的敏感放大器。文 章"A current direction sense technique for multiport SRAM's， ，，IEEE J. Solid-State Circuits, vol. 31，pp. 546-551，Apr. 1996.中设计了基于电流方向检测的单端敏感放大器。专利技术内容 本专利技术的目的在于，为克服基于电压和电流检测的敏感放大器对位线中信号变化 不太敏感的特性，从而提出了一种单端位线敏感放大器。 本专利技术提供了 一种适用于单端位线电压检测的敏感放大电路。该敏感放大器通过 检测输入端位线的放电趋势，从而快速的对位线变化做出响应。 —种单端位线敏感放大器，该单端位线敏感放大器通过检测位线的放电趋势对位 线的变化进行快速的反应，所述的单端位线敏感放大器包含一用于检测输入端位线电压 变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电 路； 所述的位线放电趋势检测电路包含晶体管Pl，晶体管P2，晶体管Nl和晶体管N2 ;其中晶体管P1和晶体管P2的栅极相连，接入参考电压；晶体管N1、晶体管N2组成普通的电流镜，将晶体管N1中电流的变化反应到晶体管N2，晶体管N2的源极与晶体管P2的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。 所述的单端位线敏感放大器，其特征在于，所述的晶体管Pl和晶体管P2用PM0S晶体管，其中，P1的栅极和P2的栅极相连，受控制于参考电压；P1连接至位线输入端和节点B之间；P2连接至节点C和电源之间。 所述的所述的单端位线敏感放大器，其特征在于，所述的晶体管N1和晶体管N2用 NM0S晶体管；其中，Nl的栅极和源极及N2的栅极相连于节点B， Nl连接至节点B和地线之 间；N2连接至节点C和地线之间。 所述的单端位线敏感放大器，其特征在于，所述的参考电压为可调节电压，通过调 节该参考电压可以改变单端位线敏感放大器的敏感程度。 所述的单端位线敏感放大器，其特征在于，所述的输出判断逻辑电路包含一个非 门。 根据本专利技术，该敏感放大器包括有一位线放电趋势检测电路，和输出判断逻辑。该 敏感放大器通过位线放电趋势检测电路对输入端的高负载电容位线变化进行检测，同时输 出判定逻辑将检测电路的结果进行输出，该结果经过寄存后可直接作为SRAM的输出结果。 该敏感放大器在电源电压为1. OV的90nm CMOS工艺下的后版图仿真中对大约具有lOOfF 的负载电容位线数据变化时的检测时间相对于基于正反馈的敏感放大器快了 200ps，从开 始放电到检测出电压变化的延时为325ps，整个位线的放电时间为820ps。 本专利技术面向单端位线电压的敏感放大问题，专利技术了一种应用于多端口 SRAM中单 端位线的敏感放大器。该敏感放大器通过检测位线的放电趋势从而得到位线变化的快速响 应。通过在90nm CMOS工艺下的仿真，得到了优于基于电压正反馈的敏感放大器的结果。通 过调节该敏感放大器的参考电压可以改变该敏感放大器的敏感程度。 本专利技术的优点在于，单端位线敏感放大器对位线变化的反应更加灵敏，同时通过 调节该敏感放大器的参考电压可以改变该敏感放大器的敏感程度，使该电路能够满足不同 的灵敏度要求。附图说明 图1是本专利技术的单端位线敏感放大器的电路图； 图2是位线预充电时单端位线敏感放大器的B节点、C节点及输出端的波形图； 图3是位线数据保持时单端位线敏感放大器的B节点、C节点及输出端的波形图 的波形图； 图4是位线放电时单端位线敏感放大器的B节点、C节点及输出端的波形图。 具体实施例方式下面结合附图和具体实施方式对本专利技术做进一步说明。 图1示出了本专利技术单端位线的敏感放大器的原理图。该敏感放大器包括位线放 电趋势检测电路和输出判断逻辑。 位线放电趋势检测电路由PMOS晶体管Pl， P2和NMOS晶体管Nl， N2组成。其中 Pl， P2的栅极受参考电压控制。Nl， N2组成普通的电流镜，将N1中电流的变化反应到N2。 通过调节参考电压可以改变该敏感放大器的敏感程度。 一般情况下参考电压选为电源电压 的一半。 输出判断逻辑由一个非门构成。通过对节点C电压改变的判断从而得到位线的状 态。 图2示出了本专利技术的敏感放大器在位线开始预充电的时候的波形图。当输入端连 接的位线被充电时，节点B根据P1，N1的尺寸设置，被冲到一定的电平。在该电平的控制下 N2开始放电，同时由于P2和N2的尺寸设置，N2将节点C拉低。经过非门后的输出变为高。 图3示出了本专利技术的敏感放大器在位线预充电完毕后，位线电平保持不放电的时 候的波形图。此时在参考电压的控制下，晶体管P1和N1向输入端的高负载电容位线索取 电流，此时节点B的电平以较慢的速度下降，节点C的电压缓慢增高。由于输入端位线的大 负载电容，使得整个过程进行的相当缓慢。从而在整个SRAM的工作周期内，输出判断逻辑 的结果不会变化。 图4示出了本专利技术的敏感放大器在位线预充电完毕后，位线开始放电的时候的波 形图。此时位线开始向输入端索取电流，且输入端电压开始下降，此时晶体管P1的栅源电 压开始降低，流过P1的电流变小。导致成电流镜连接的N1，N2中电流开始减小。反应在电 压变化上即B点的电压开始降低，当降低到一定程度时N2关断，由参考电压控制的晶体管 P2开始对节点C充电，使得输出判断逻辑翻转。通过设定参考电压的大小和晶体管的尺寸 可以使得位线对其变化的灵敏度得到改变。 在1. 0V 90nm CMOS工艺下，该单端敏感放大器的平均功耗为4. 5uW。 最后所应说明的是，以上实施例仅用以说明本专利技术的技术方案而非限制。尽管参照实施例对本专利技术进行了详细说明，本领域的普通技术人员应当理解，对本专利技术的技术方案进行修改或者等同替换，都不脱离本专利技术技术方案的精神和范围，其均应涵盖在本专利技术的权利要求范围当本文档来自技高网...

【技术保护点】
一种单端位线敏感放大器，该单端位线敏感放大器通过检测位线的放电趋势对位线的变化进行快速的反应，所述的单端位线敏感放大器包含：一用于检测输入端位线电压变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电路；所述的位线放电趋势检测电路包含：晶体管Ｐ１，晶体管Ｐ２，晶体管Ｎ１和晶体管Ｎ２；其中晶体管Ｐ１和晶体管Ｐ２的栅极相连，接入参考电压；晶体管Ｎ１、晶体管Ｎ２组成普通的电流镜，将晶体管Ｎ１中电流的变化反应到晶体管Ｎ２，晶体管Ｎ２的源极与晶体管Ｐ２的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：王东辉，闫浩，张铁军，侯朝焕，
申请(专利权)人：中国科学院声学研究所，
类型：发明
国别省市：11[中国|北京]