用于生成输出信号的系统和方法技术方案

提供了多相接地参考单端信令。一种系统，包括控制电路和第一、第二以及第三接地参考单端信令（GRS）驱动器电路，其每个耦连到输出信号。控制电路配置为生成第一、第二以及第三控制信号集，其每个是基于时钟信号的各自的相位的。每个GRS驱动器电路配置为在时钟信号的至少一个相位期间基于各自的控制信号集来预充电电容器以存储电荷，以及在时钟信号的各自的相位期间通过将电荷放电来驱动相对于接地网络的输出信号。

【技术实现步骤摘要】
多相接地参考单端信令权利声明本申请根据由DARPA所授予的第HR0011-10-9-0008号协议在美国政府支持下做出。美国政府具有本专利技术中的某些权利。本申请是于2013年3月15日所提交的第13/844，570号(代理人案号为NVIDP811/SC-13-0072-US1)的美国申请的部分接续申请案，其全部内容通过援引的方式并入本文。
本专利技术涉及数字信令，并且更具体地，涉及接地参考单端信令。
技术介绍
连续几代的计算系统都典型地要求较高性能，并且在许多情况下，要求经减小的大小以及经减小的总功耗。典型的计算系统包括中央处理单元、图形处理单元以及高容量存储器子系统，诸如一个或多个动态随机存取存储器(DRAM)设备。常规计算系统将一个或多个中央处理单元核心和一个或多个图形处理单元核心集成在耦连到一个或多个DRAM芯片的单个处理器系统芯片上。在某些高度集成的计算系统中，处理器系统芯片与一个或多个DRAM芯片一起封装在多芯片模块(MCM)中，其包括将处理器系统芯片耦连到DRAM芯片的互连线路(trace)。 因为与常规单端信令相比较，常规差分信令可以实现为耗散较少电力、生成较少供电噪声以及展示较好的噪声抑制性质，所以差分信令典型地优于单端信令用于MCM内的高速信道。然而，差分信号要求每数字信号的良好匹配的互连线路以及每个所互连的芯片上的两个输入/输出垫(pad)。相反,单端信号仅要求每数字信号一个信号垫。然而，常规单端驱动器拉动(draw)数据依赖型供电电流，这导致相关联的电源网络上的符号率同步开关噪声(SSN)。SSN与信号电平成比例并且可通过减小电源电感来克服，其为典型地要求附加的输入/输出垫的相对昂贵的解决方案。常规单端信令还高度地易受电磁噪声影响，因为这类噪声相对于传入信号是不可分辨的。 常规差分信令展示卓越的噪声特性，但在互连资源方面是昂贵的。虽然常规单端信令要求较少信号线路以及较少输入/输出垫，但是常规单端驱动器生成更多SSN并且常规单端接收器具有欠佳的噪声容限，特别是在低功率操作所需要的较低电压摆幅上。因此，常规单端和差分信令二者都具有缺点。 因此，存在对于改进信令和/或与现有技术相关联的其他问题的需要。
技术实现思路
提供了用于传送接地参考单端信号(GRS)的系统。系统包括控制电路和第一、第二以及第三GRS驱动器电路。控制电路配置为基于时钟信号的第一相位生成第一控制信号集、基于时钟信号的第二相位生成第二控制信号集以及基于时钟信号的第三相位生成第三控制信号集。第一 GRS驱动器电路配置为在除时钟信号的第一相位以外的时钟信号的至少一个相位期间基于第一控制信号集来预充电第一电容器以存储第一电荷，以及通过在时钟信号的第一相位期间放电第一电荷来驱动相对于接地网络的输出信号。第二 GRS驱动器电路配置为在除时钟信号的第二相位以外的时钟信号的至少一个相位期间基于第二控制信号集来预充电第二电容器以存储第二电荷，以及通过在时钟信号的第二相位期间放电第二电荷来驱动相对于接地网络的输出信号。第三GRS驱动器电路配置为在除时钟信号的第三相位以外的时钟信号的至少一个相位期间基于第三控制信号集来预充电第三电容器以存储第三电荷，以及通过在时钟信号的第三相位期间放电第三电荷来驱动相对于接地网络的输出信号。 【附图说明】 图1A示出根据一个实施例的接地参考单端信令(GRS)系统，其基于飞跨电容器电荷泵实现GRS传送器； 图1B示出根据一个实施例的、预充电状态和两个不同的数据依赖型驱动状态中的数据驱动器的操作； 图1C示出根据一个实施例的、基于双电容器式电荷泵实现GRS传送器的GRS系统； 图1D示出根据一个实施例的、预充电状态中的数据驱动器的操作； 图1E示出根据一个实施例的、不同的数据依赖型驱动状态中的数据驱动器的操作； 图1F示出根据一个实施例的、基于飞跨电容器电荷泵的接地参考单端数据驱动器的操作； 图1G示出根据一个实施例的、基于双电容器式电荷泵的接地参考单端数据驱动器的操作； 图2A示出根据一个实施例的示例性接地参考单端接收器； 图2B示出根据一个实施例的、配置为解多路复用传入数据的示例性接地参考单端接收器； 图3示出根据一个实施例的、配置为实现接地参考单端信令的示例性收发器对； 图4A示出根据一个实施例的、包括CMOS电路的接地参考单端数据驱动器； 图4B示出根据一个实施例的、与对数据值O进行驱动相关联的预充电状态中的接地参考单端数据驱动器； 图4C示出根据一个实施例的、与对数据值I进行驱动相关联的预充电状态中的接地参考单端数据驱动器； 图4D示出根据一个实施例的、驱动状态中的接地参考单端数据驱动器； 图5A示出根据一个实施例的、包括接地参考单端数据驱动器的两个实例的接地参考单端传送器； 图5B示出根据一个实施例的、用于包括两个接地参考单端数据驱动器的接地参考单端传送器的时序； 图5C示出根据一个实施例的、用于生成接地参考单端信号的方法的流程图； 图6A示出根据一个实施例的、用于包括四个接地参考单端数据驱动器的多相接地参考单端传送器的时序； 图6B示出根据一个实施例的、包括接地参考单端数据驱动器的四个实例的多相接地参考单端传送器； 图6C示出根据一个实施例的、与时钟信号的一个相位相对应的来自图6B的GRS数据驱动器的实例； 图6D示出根据一个实施例的四相环形振荡器电路； 图7A和7B示出根据一个实施例的、用于生成多相接地参考单端信号的方法的流程图； 图8A示出根据一个实施例的、包括接地参考单端数据接收器的四个实例的多相接地参考单端接收器； 图SB和SC示出根据一个实施例的、用于接收多相接地参考单端信号的方法的流程图； 图9A示出根据一个实施例的、用于包括三个接地参考单端数据驱动器的多相接地参考单端传送器的时序； 图9B示出根据一个实施例的三相环形振荡器电路；以及 图10示出在其中可实现各先前实施例的各架构和/或功能性的示例性系统。 【具体实施方式】 提供了用于处理器和存储器设备之间的高速单端信令的技术。接地参考驱动器传送具有由相应逻辑状态所确定的极性的脉冲。脉冲穿过信号路径并且由接地参考放大器接收，所述接地参考放大器放大脉冲用于解释为常规逻辑信号。一组接地参考驱动器和接地参考放大器实现处理器内的高速接口以及耦连到处理器的一个或多个存储器设备内的相应接口。高速接口有利地改进处理器内的存储器带宽，这相比由常规存储器信令技术所提供的系统使能更高性能和更高密度的系统。 本专利技术的实施例实现多相系统，其包括在时钟信号的不同相位之上进行操作的多个传送器电路和相应的接收器电路以在相位中的每一个期间传送数据。在多个相位之上传送数据使能以较高速率传送数据。一些多相系统可能遭受来源于不同相位之间的时序失配的固定模式的抖动。编码时钟信号的多个相位的信号可以与数据一起转发并且用来采样数据以降低固定模式的抖动的效应。 接地参考单端信令(GRS)链路实现配置为在相关联的信号线上传送接地参考脉冲的电荷泵驱动器。在一个实现方案中，正电荷的脉冲指示逻辑1，而负电荷的脉冲指示逻辑O。电荷泵驱动器独立于所传送的数据通过迫使瞬态信号电流和接地电本文档来自技高网...

【技术保护点】
一种系统，包括：控制电路，其配置为基于时钟信号的第一相位生成第一控制信号集，基于所述时钟信号的第二相位生成第二控制信号集，以及基于所述时钟信号的第三相位生成第三控制信号集；第一接地参考单端信令（GRS）驱动器电路，其配置为：在除所述时钟信号的所述第一相位以外的所述时钟信号的至少一个相位期间基于所述第一控制信号集来预充电第一电容器以存储第一电荷；以及在所述时钟信号的所述第一相位期间通过将所述第一电荷放电来驱动相对于接地网络的输出信号以传送第一输入；第二GRS驱动器电路，其配置为：在除所述时钟信号的所述第二相位以外的所述时钟信号的至少一个相位期间基于所述第二控制信号集来预充电第二电容器以存储第二电荷；以及在所述时钟信号的所述第二相位期间通过将所述第二电荷放电来驱动相对于所述接地网络的所述输出信号以传送第二输入；以及第三GRS驱动器电路，其配置为：在除所述时钟信号的所述第三相位以外的所述时钟信号的至少一个相位期间基于所述第三控制信号集来预充电第三电容器以存储第三电荷；以及在所述时钟信号的所述第三相位期间通过将所述第三电荷放电来驱动相对于所述接地网络的所述输出信号以传送第三输入。

【技术特征摘要】
2013.03.15 US 13/844,570;2013.07.01 US 13/933,0581.一种系统，包括: 控制电路，其配置为基于时钟信号的第一相位生成第一控制信号集，基于所述时钟信号的第二相位生成第二控制信号集，以及基于所述时钟信号的第三相位生成第三控制信号集; 第一接地参考单端信令(GRS)驱动器电路，其配置为: 在除所述时钟信号的所述第一相位以外的所述时钟信号的至少一个相位期间基于所述第一控制信号集来预充电第一电容器以存储第一电荷；以及 在所述时钟信号的所述第一相位期间通过将所述第一电荷放电来驱动相对于接地网络的输出信号以传送第一输入； 第二 GRS驱动器电路，其配置为: 在除所述时钟信号的所述第二相位以外的所述时钟信号的至少一个相位期间基于所述第二控制信号集来预充电第二电容器以存储第二电荷；以及 在所述时钟信号的所述第二相位期间通过将所述第二电荷放电来驱动相对于所述接地网络的所述输出信号以传送第二输入；以及 第三GRS驱动器电路，其配置为: 在除所述时钟信号的所述第三相位以外的所述时钟信号的至少一个相位期间基于所述第三控制信号集来预充 电第三电容器以存储第三电荷；以及 在所述时钟信号的所述第三相位期间通过将所述第三电荷放电来驱动相对于所述接地网络的所述输出信号以传送第三输入。2.根据权利要求1所述的系统，其中所述控制电路进一步配置为基于所述第一输入生成所述第一控制信号集，基于所述第二输入生成所述第二控制信号集，以及基于所述第三输入生成所述第三控制信号集。3.根据权利要求1所述的系统，其中所述第一电容器将所述第一电荷存储在第一输出节点和第一参考节点之间，并且所述第一电荷的极性基于所述第一输入的逻辑状态。4.根据权利要求1所述的系统，其中所述第一电荷在除所述时钟信号的所述第一相位以外的所述时钟信号的所述至少一个相位期间是恒定电压，并且所述第一电容器以基于所述第一输入的逻辑状态的极性被放电。5.根据权利要求1所述的系统，其中在所述时钟信号的所述第一相位期间驱动基于所述第一输入的相对于接地网络的输出信号包括将或者第一输出节点或者第二输出节点耦连到输出信号。6.根据权利要求1所述的系统，其中所述第一控制信号集配置为在除所述时钟信号的所述第一相位以外的所述时钟信号的所述至少一个相位期间当所述第一输入处于逻辑O状态中时，以负电荷对所述第一电容器进行预充电。7.根据权利要求6所述的系统，其中所述第一电容器将所述第一电荷存储在第一输出节点和第一参考节点之间，并且所述第一控制信号集配置为通过第一 P沟道场效应晶体管(P-FET)将所述第一参考节点耦连到供电节点以及通过第一 η沟道场效应晶体管(n-FET)将所述第一输出节点耦连到所述接地网络来以所述负电荷对所述第一电容器进行预充电。8.根据权利要求1所述的系统，其中所述第一控制信号集配置为在除所述时钟信号的所述第一相位以外的所述时钟信号的所述至少一个相位期间当所述第一输入处于逻辑I状态中时，以正电荷对所述第一电容器进行预充电。9.根据权利要求8所述的系统,其中所述第一电容器将所述第一电荷存储在第一输出节点和第一参考节点之间，并且所述第一控制信号集配置为通过第一 η沟道场效应晶体管(n-FET)将所述第一参考节点耦连到所述接地网络以及通过第一 P沟道场效应晶体管(P-FET)将所述第一输出节点耦连到供电节点来以所述正电荷对所述第一电容器进行预充电。10.根据权利要求1所述的系统，其中所述第一电容器将所述第一电荷存储在第一输出节点和第一参考节点之间，并且所述第一控制信号集配置为在所述时钟信号的所述第一相位期间通过将所述第一参考节点耦连到所述接地网络以及将所述第一输出节点耦连到所述输出信号来驱动所述输出信号。11.根据权利...

【专利技术属性】
技术研发人员：威廉·J·达利，约翰·W·波尔顿，托马斯·黑斯廷斯·格里尔三世，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US