使用原生晶体管的电源检测电路及检测功率的方法技术

本发明专利技术提供了一种使用原生晶体管的电源检测电路及检测功率的方法，该使用原生晶体管的电源检测电路包含原生N型金属氧化物半导体(NMOS)晶体管及P型金属氧化物半导体(PMOS)晶体管。原生NMOS晶体管及PMOS晶体管的栅极，以及原生NMOS晶体管的源极接地。原生NMOS晶体管及PMOS晶体管的漏极彼此连接并连结至输出端口，且PMOS晶体管的源极连接至输入电压。

Power detection circuit and power detection method using primary transistor

The present invention provides a method of power detection circuit and power detection using a native transistor. The power detection circuit using a primary transistor includes a primary N metal oxide semiconductor (NMOS) transistor and a P type metal oxide semiconductor (PMOS) transistor. The gate of the original NMOS transistor and the PMOS transistor, as well as the source grounding of the original NMOS transistor. The drain of the original NMOS transistor and the PMOS transistor are connected to each other and connected to the output port, and the source of the PMOS transistor is connected to the input voltage.

【技术实现步骤摘要】
使用原生晶体管的电源检测电路及检测功率的方法
本专利技术系有关于一种电子电路，并特别涉及用于检测电源与电压的方法与系统。
技术介绍
各种类型的电子设备都包含电源检测电路，用以验证其供电电压位准是否有效。各种电源检测方式及电路配置在本领域中为熟知的技术。例如美国专利号5,886,549描述了一种在用于当一电子电路通电或断电时，除电(neutralizing)此电子电路的装置。其公开内容透过引用并入本文。除电装置包含控制电路以及用于禁止电子电路作动的装置，控制电路仅会在电源电压保持低于阈值电压或降至低于阈值电压时启动。另外，美国专利号6,252,442描述了一种用于控制禁止电路的除电装置，当电子电路的供电电压不足以提供电子电路进行有效操作时，禁止电路将中断电子电路的运作。其内容透过引用并入本文。美国专利号6,281,723描述了一种检核装置，用以控制集成电路中的电源开闭。其内容透过引用并入本文。此检核装置包含由偏压电路(biascircuit)偏压的参考电压电路以及输出级(outputstage)。此检核装置更可包含控制电路以及一电容，控制电路用于开启或关闭控制偏压电路以作为集成电路的常置模式(prevailingmode)的功能。动态检测电路可与用于使电容放电的晶体管相关联。
技术实现思路
本专利技术的实施例中提供一种电子电路，其中包含原生N型金属氧化物半导体(NMOS)晶体管与P型金属氧化物半导体(PMOS)晶体管。原生NMOS晶体管及PMOS晶体管的栅极以及原生NMOS晶体管的源极接地。原生NMOS晶体管及PMOS晶体管的漏极彼此连接，并连结至输出端口，且PMOS晶体管的源极连接至输入电压。在一些实施例中，原生NMOS晶体管及PMOS晶体管被配置为作用于输出端口；对应于输入电压，当输入电压低于预定阈值电压时，使输出电压基本上为0；当输入电压超过预定阈值电压时输出电压收敛至输入电压。在一个举例的实施例中，原生NMOS晶体管及PMOS晶体管被配置为产生输出电压且不另外使用电阻或电容。在一个实施例中，原生NMOS晶体管具有至少为2um的通道长度。在一个实施例中，PMOS晶体管具有至少为7um的通道长度。依据本专利技术的实施例，还提供了一种包含电源检测电路及重置讯号产生电路的电子电路。电源检测电路包含原生NMOS晶体管及PMOS晶体管。原生NMOS晶体管与PMOS晶体管的栅极与原生NMOS晶体管的源极接地，且原生NMOS晶体管与PMOS晶体管的漏极彼此连接，并连结至一输出端口且PMOS晶体管的源极连结至输入电压。重置讯号产生电路被配置为回应电源检测电路在输出端口上产生的输出电压而产生重置讯号。依据本专利技术的实施例，还提供了一种方法，输入一输入电压至电源检测电路，其包含原生NMOS晶体管及PMOS晶体管。原生NMOS晶体管与PMOS晶体管的栅极与原生NMOS晶体管的源极接地，且原生NMOS晶体管与PMOS晶体管的漏极彼此连接，并连结至输出端口，且PMOS晶体管的源极连结至输入电压。可依据于输出端口上产生的输出电压而决定输入电压是否有效。依据本专利技术的实施例，还提供了一种方法，包含连结原生NMOS晶体管及PMOS晶体管的栅极，且原生NMOS晶体管的源极接地。将原生NMOS晶体管及PMOS晶体管的漏极彼此连结，并连接至输出端口。连结PMOS晶体管的源极至输入电压端口。通过结合下面附图对实施例的详细描述，将更全面地理解本专利技术。附图说明图1为依据本专利技术实施例所绘制的电源检测电路的电路图。图2为依据本专利技术实施例所绘制的图1的电源检测电路的模拟性能曲线图。符号说明20：电源检测电路24：P型金属氧化物半导体(PMOS)晶体管28：原生N型金属氧化物半导体(NMOS)晶体管D：漏极G：栅极S：源极V：电压(伏特)VCC：输入电压OUTPUT：输出电压具体实施方式概论本专利技术的实施例提供了一种改良的电源检测电路及其相关联的方法。在一个被揭露的实施例中，电源检测电路包含原生NMOS晶体管及PMOS晶体管。各晶体管被连接，如(i)两晶体管的栅极以及原生NMOS晶体管的源极接地；(ii)PMOS晶体管的源极连接至输入电压(VCC)；及(iii)两晶体管的漏极彼此连接，并且连结至提供输出电压的输出端口。此电路配置产生输出电压，且(i)当输入电压低于预设阈值电压时，维持输出电压基本上为0，及(ii)当输入电压超过预设阈值电压时将其收敛。阈值电压由PMOS晶体管的阈值电压决定。被揭露的电路可以用于驱动重置讯号产生电路为电子电路产生重置讯号。由于在输入电压超过阈值电压之前，功率生成电路的输出电压保持为0，所以在输入电压不稳定的状态下，重置讯号产生电路并不会生成重置讯号。因此重置讯号具有高可信赖度。原生NMOS晶体管及PMOS晶体管通常被选为具有大通道长度(large-L)，以便在截断时减少漏电流。所得的电源检测电路在物理上很小，并且具有非常低的电流消耗。在一些实施例中，电源检测电路仅包含两个晶体管，没有额外的电阻或电容，因此可被配置于极小的芯片区。被揭露的电路配置使其可以透过互补金属氧化物半导体(CMOS)工艺而简单生产。此外，由于被揭露的配置不依赖任何精准的参考电压，所以电源检测电路是高度完善的，且不需要其他精确的公差或校正。系统描述图1为依据本专利技术实施例所绘制的电源检测电路20的电路图。电源检测电路20接收由输入电压VCC提供的供应电压作为输入，并产生输出电压OUTPUT。电源检测电路20产生输出电压OUTPUT，此时(i)当输入电压VCC低于预设阈值电压时，维持输出电压OUTPUT基本上为0，及(ii)当输入电压VCC超过预设阈值电压时将其收敛(PMOS晶体管的阈值电压如后述)。输出电压OUTPUT与输入电压VCC间的模拟性能如图2所示。在此实施例中，阈值电压为0.8伏特。可替代的，可以使用其他适用的阈值电压。如图1所示，电源检测电路20包含两个金属氧化物半导体(MOS)场效晶体管(FETs)，一个PMOS晶体管24及一个原生NMOS晶体管28。术语P通道(P-channel)及P型(P-type)在此会交互使用，同理于N-通道(N-channel)及N型(N-type)。各晶体管均具有栅极极G、源极S及漏极D。术语“原生晶体管”指晶体管就算栅极G与源极S间的电压为0，其亦处于导通状态(在源极S与漏极D间)，相反于截断状态。源极S-漏极D的电流依栅电压单调增加。原生N型金属氧化物半导体晶体管通常在栅电压降至0V时处于截断状态。P型金属氧化物半导体晶体管通常在栅电压降至0.7V的时候处于截断状态。在实施例中，PMOS晶体管24及原生NMOS晶体管28以下述方式连结：原生NMOS晶体管28及PMOS晶体管24的栅极G以及原生NMOS晶体管28的源极S接地。原生NMOS晶体管28及PMOS晶体管24的漏极D彼此连结，且连结至提供OUTPUT电压的输出端口。PMOS晶体管24的源极S与输入电压VCC连结。在一些实施例中，PMOS晶体管24与原生NMOS晶体管28皆使用大通道长度晶体管。在一个示范的实施例中，PMOS晶体管24的通道长度为至少7um，且原生NMOS晶体管28的通道长度为至少2um。大通道长度可以在输入电压VCC达到正常值的时候减少作用本文档来自技高网...

【技术保护点】
一种使用原生晶体管的电源检测电路，其特征在于，包含：一原生N型金属氧化物半导体晶体管；及一P型金属氧化物半导体晶体管；其中该原生N型金属氧化物半导体晶体管与该P型金属氧化物半导体晶体管的一栅极以及该原生N型金属氧化物半导体晶体管的一源极接地，且该原生N型金属氧化物半导体晶体管与该P型金属氧化物半导体晶体管的一漏极彼此连接，并连结至一输出端口，且该P型金属氧化物半导体晶体管的该源极连结至一输入电压。

【技术特征摘要】
2016.11.01 US 15/339,9561.一种使用原生晶体管的电源检测电路，其特征在于，包含：一原生N型金属氧化物半导体晶体管；及一P型金属氧化物半导体晶体管；其中该原生N型金属氧化物半导体晶体管与该P型金属氧化物半导体晶体管的一栅极以及该原生N型金属氧化物半导体晶体管的一源极接地，且该原生N型金属氧化物半导体晶体管与该P型金属氧化物半导体晶体管的一漏极彼此连接，并连结至一输出端口，且该P型金属氧化物半导体晶体管的该源极连结至一输入电压。2.如权利要求1所述的使用原生晶体管的电源检测电路，其特征在于，该原生N型金属氧化物半导体晶体管及该P型金属氧化物半导体晶体管被配置为作用于该输出端口；对应于该输入电压、当该输入电压低于一预定阈值电压时，使一输出电压基本上为0；当该输入电压超过该预定阈值电压时将其收敛。3.如权利要求2所述的使用原生晶体管的电源检测电路，其特征在于，该原生N型金属氧化物半导体晶体管及该P型金属氧化物半导体晶体管被配置为作用于该输出电压且不另外使用电阻或电容。4.如权利要求1所述的使用原生晶体管的电源检测电路，其特征在于，该原生N型金属氧化物半导体晶体管具有一通道，其长度至少为2um。5.如权利要求1所述的使用原生晶体管的电源检测电路，其特征在于，该P型金属氧化物半导体晶体管具有一通道，其长度至少为7um。6.一种使用原生晶体管的电源检测电路，其特征在于，包含：一电源检测电路，包含：一原...

【专利技术属性】
技术研发人员：塔米尔·葛兰，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71