时钟信号产生电路和电荷泵系统技术方案

本申请实施例公开了一种时钟信号产生电路和电荷泵系统，其特征在于，时钟信号产生电路包括：采样电路，用于对输入电压进行采样以得到第一电压信号；电压生成电路，用于提供第二电压信号；控制电路，用于根据第一电压信号和第二电压信号产生控制电压信号，控制电压信号的电压与第一电压信号的电压负相关；以及振荡电路，用于根据控制电压信号输出时钟信号，时钟信号的频率与输入电压的电压负相关，因此能够在输入电压过高时减小时钟信号的频率，降低功耗，并当输入电压过低时，提高时钟信号的频率，确保电荷泵系统可以有足够的输出电压。

Clock signal generating circuit and charge pump system

The present application embodiment discloses a clock signal generation circuit and a charge pump system, which is characterized by a clock signal generating circuit including a sampling circuit for sampling an input voltage to obtain a first voltage signal; a voltage generating circuit for providing a second voltage signal number; a control circuit for the first electricity. The voltage signal and the second voltage signal produce the control voltage signal, and the voltage of the control voltage signal is negatively correlated with the voltage of the first voltage signal; and the oscillating circuit is used to output the clock signal based on the control voltage signal, and the frequency of the clock signal is negatively related to the voltage of the input voltage, so it can be reduced when the input voltage is too high. The frequency of the clock signal reduces the power consumption and increases the frequency of the clock signal when the input voltage is too low to ensure that the charge pump system can have sufficient output voltage.

【技术实现步骤摘要】
时钟信号产生电路和电荷泵系统
本技术涉及存储器领域，尤其是涉及一种时钟产生电路和电荷泵系统。
技术介绍
在信息时代，信息存储是信息技术中最重要的
技术实现思路
之一。各种闪存存储器得到了越来越广泛的应用。基于低功耗、低成本的要求，存储器的输入电压VS通常比较低，例如2.5V、1.8V等，为了实现信息的“写入”和“擦除”，通常需要远高于输入电压VS的编程电压和擦除电压，例如8V、11V等。因此，电荷泵系统被广泛应用于存储器中，用于通过较低的输入电压获得较高的编程电圧和擦除电压。在现有的时钟信号产生电路中，是直接使用输入电压Vs进入振荡模块产生时钟信号，时钟信号的频率和输入电压成正比变化。因为电荷泵的能力随时钟频率的增加而增加，同时功耗随输入电压的增加而增加，这样的话会造成在输入电压Vs为高电压的时候，电荷泵的功耗过高，造成能量损耗；在输入电压Vs为低电压的时候因为时钟频率过低，电荷泵的输出电压不足。
技术实现思路
有鉴于此，本技术旨在提供一种既可以降低功耗，又可以维持电荷泵的能力的时钟信号产生电路和一种使用该时钟信号产生电路的电荷泵系统。根据本技术的一方面，提供一种时钟信号产生电路，其特征在于，包括：采样电路，用于对输入电压进行采样以得到第一电压信号；电压生成电路，用于提供第二电压信号；控制电路，用于根据所述第一电压信号和所述第二电压信号产生控制电压信号，所述控制电压信号的电压与所述第一电压信号的电压负相关；以及振荡电路，用于根据所述控制电压信号输出时钟信号，所述时钟信号的频率与所述输入电压的电压负相关。优选地，所述第二电压信号的电压值恒定。优选地，所述第二电压信号的电压与所述第一电压信号的电压负相关。优选地，所述控制电路包括：反相电路，用于根据所述第一电压信号产生第三电压信号，所述第三电压信号的极性与所述第一电压信号的极性相反，所述第一电压信号的幅值绝对值与所述第三电压信号的幅值绝对值正相关；以及加法电路，用于对所述第三电压信号和所述第二电压信号进行加法运算以得到所述控制电压信号。优选地，所述第三电压信号的幅值绝对值与所述第一电压信号的幅值绝对值呈正比关系。优选地，所述反相电路包括第一电阻、第二电阻、第三电阻以及第一运算放大器，其中，所述第一运算放大器的反相输入端与所述第一电阻的一端相连接，所述第一电阻的另一端接收所述第一电压信号，所述第一运算放大器的反相输入端通过所述第二电阻与所述第一运算放大器的输出端相连，所述第一运算放大器的输出端提供所述第三电压信号，所述第三电阻连接在所述第一运算放大器的正相输入端和地之间。优选地，所述加法电路包括第四电阻、第五电阻、第六电阻以及第二运算放大器，其中，所述第二运算放大器的正相输入端与所述第四电阻的一端以及所述第五电阻的一端相连，所述第四电阻的另一端接收所述第三电压信号，所述第五电阻的另一端接收所述第二电压信号，所述第六电阻连接在所述第二运算放大器的反相输入端与地之间，所述第二运算放大器的输出端与所述第二运算放大器的反相输入端相连并提供所述控制电压信号。优选地，所述控制电压信号的极性为正，所述第二电压信号的电压大于等于所述第一电压信号的电压。优选地，所述振荡电路包括电感电容型压控振荡器、电阻电容型压控振荡器或晶体压控振荡器。根据本技术的另一方面，提供一种电荷泵系统，其特征在于，使用的输出时钟信号产生电路输出的时钟信号的频率变化趋势与所述输入电压的电压变化趋势相反。与传统的时钟信号产生电路相比，本技术实施例的时钟信号产生电路产生的时钟信号的频率和输入电压的幅值具有负相关的关系。采用这种结构的时钟信号产生电路在输入电压过高的时候，可以减小时钟信号的频率，降低功耗。当输入电压过低时，提高时钟信号的频率，确保电荷泵系统可以有足够的输出电压。因此，本技术实施例提供的时钟信号产生电路可以有效地降低功耗，提高电荷泵的效率。附图说明通过以下参照附图对本技术实施例的描述，本技术的上述以及其他目的、特征和优点将更为清楚。图1示出现有技术的电荷泵的简化电路示意图。图2示出现有技术的一种时钟信号产生电路的示意性框图。图3示出根据本技术第一实施例的时钟信号产生电路的示意性框图。图4示出输出时钟信号的频率和输入电压的关系曲线示意图。图5示出图3中的控制电路的局部示意性框图。图6示出图3的控制电路的局部电路示意图。具体实施方式以下将参照附图更详细地描述本技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。在下文中描述了本技术的许多特定的细节，例如电路的组成和结构，以便更清楚地理解本技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本技术。图1示出现有技术的电荷泵的简化电路示意图。如图1所示，现有的电荷泵电路需要四个时钟信号，分别是第一时钟CLK1、第二时钟CLK2和第三时钟CLK3、第四时钟CLK4。图2示出现有技术的一种时钟信号产生电路的示意性框图。如图2所示，该时钟信号产生电路包括振荡模块110，重叠修整模块120和时钟驱动模块130。振荡模块110用于接受输入电压Vs，然后产生单一的时钟信号CLK，重叠修整模块120将时钟信号CLK转换成幅度和时钟信号CLK相同的四个子时钟信号，包括：第一时钟信号CLK1_L、第二子时钟信号CLK2_L、第三子时钟信号CLK3_L和第四子时钟信号CLK4_L。第一时钟信号CLK1_L、第二子时钟信号CLK2_L、第三子时钟信号CLK3_L和第四子时钟信号CLK4_L相对时钟信号CLK的延时很小可以忽略，上述四个时钟中第一子时钟信号CLK1_L和第三子时钟信号CLK3_L的位相相同，第二子时钟信号CLK2_L和第四子时钟信号CLK4_L的位相相同，并且第一子时钟信号CLK1_L和第二子时钟信号CLK2_L的位相相反，上述四个子时钟信号的频率相同。上述四个子时钟信号在经过时钟驱动模块130进行放大之后，得到为电荷泵140提供时钟的次时钟信号CLK1、CLK2、CLK3、CLK4，次时钟信号CLK1对应第一子时钟信号CLK1_L，次时钟信号CLK2对应第二子时钟信号CLK2_L,次时钟信号CLK3_L对应于第三子时钟信号CLK3_L,次时钟信号CLK4对应于第四子时钟信号CLK4_L。次时钟信号CLK1、CLK2、CLK3、CLK4用于为电荷泵140提供时钟。现有技术通过直接使用输入电压Vs进入振荡模块产生时钟信号，时钟信号的频率和输入电压成正相关变化。因为电荷泵的能力随时钟频率的增加而增加，同时功耗随输入电压的增加而增加，这样的话会造成在输入电压Vs为高电压的时候，电荷泵的功耗过高，造成能量损耗；在输入电压Vs为低电压的时候因为时钟频率过低，电荷泵的输出电压不足。图3示出根据本技术第一实施例的时钟信号产生电路的示意性框图。如图3所示，该时钟信号产生电路包括采样电路210、参考电压生成电路220、控制电路230和振荡电路240。采样电路用于对输入电压Vs进行采样以得到第一电压信号Vsample。参考电压生成电路220提供一个不随第一电压信号Vsample变化的第二电压信号Vref，第二电压本文档来自技高网...

【技术保护点】
一种时钟信号产生电路，其特征在于，包括：采样电路，用于对输入电压进行采样以得到第一电压信号；电压生成电路，用于提供第二电压信号；控制电路，用于根据所述第一电压信号和所述第二电压信号产生控制电压信号，所述控制电压信号的电压与所述第一电压信号的电压负相关；以及振荡电路，用于根据所述控制电压信号输出时钟信号，所述时钟信号的频率与所述输入电压的电压负相关。

【技术特征摘要】
1.一种时钟信号产生电路，其特征在于，包括：采样电路，用于对输入电压进行采样以得到第一电压信号；电压生成电路，用于提供第二电压信号；控制电路，用于根据所述第一电压信号和所述第二电压信号产生控制电压信号，所述控制电压信号的电压与所述第一电压信号的电压负相关；以及振荡电路，用于根据所述控制电压信号输出时钟信号，所述时钟信号的频率与所述输入电压的电压负相关。2.根据权利要求1所述的时钟信号产生电路，其特征在于，所述第二电压信号的电压值恒定。3.根据权利要求1所述的时钟信号产生电路，其特征在于，所述第二电压信号的电压与所述第一电压信号的电压负相关。4.根据权利要求1所述的时钟信号产生电路，其特征在于，所述控制电路包括：反相电路，用于根据所述第一电压信号产生第三电压信号，所述第三电压信号的极性与所述第一电压信号的极性相反，所述第一电压信号的幅值绝对值与所述第三电压信号的幅值绝对值正相关；以及加法电路，用于对所述第三电压信号和所述第二电压信号进行加法运算以得到所述控制电压信号。5.根据权利要求4所述的时钟信号产生电路，其特征在于，所述第三电压信号的幅值绝对值与所述第一电压信号的幅值绝对值呈正比关系。6.根据权利要求4所述的时钟信号产生电路，其特征在于，所述反相电路包括第一电阻、第二电阻、第三电阻...

【专利技术属性】
技术研发人员：马亮，李迪，刘大海，张登军，张亦锋，余作欢，
申请(专利权)人：四川泓芯科技有限公司，
类型：新型
国别省市：四川,51