存储电路和数据处理系统技术方案

一种存储电路包括：数据存储元件阵列；访问电路，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制电路，用于使能各数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制电路配置为选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小不同于所述第二模式中的组大小。

【技术实现步骤摘要】
存储电路和数据处理系统
本公开涉及存储电路和数据处理系统。
技术介绍
一些数据处理系统可以被设计或要求为在不同的电源电压下操作。在存储电路的情况下，许多存储元件的设计取决于检测读取信号并区分读取信号是指示存储逻辑1还是存储逻辑0。随着电源电压降低，在没有用于减轻这些问题的技术的情况下，存储电路的操作可能变得不太可靠。存储读取操作和存储写入操作中的任一个或两者中都可能发生故障或不正确的操作。旨在提供电压可缩放存储电路的更可靠操作的一种方法是通过并入附加的晶体管来修改存储元件或基本位单元架构(比如，所谓的6T(6晶体管)静态随机存取存储器(SRAM)单元的设计。例如，这些额外的晶体管可以服务如下的目的：如在8T架构中避免读取访问和写入访问之间的竞争，或者提供改进的交叉点选择，以便如在10T架构中在未选择写入访问期间避免所谓的读取干扰。6T单元是已建立的架构，制造技术并且已经被开发以允许6T单元阵列的高效布局和制造，以及一旦阵列被制造好，允许阵列的高效操作和电源消耗。术语“铸造优化”有时用于指代这种6T单元。本领域中的这个通俗术语并不暗示这种6T布局是完美的，而是指已经建立的6T设计与一些其它位单元设计相比而言的相对复杂级别。然而，与使用更多晶体管的其它单元设计相比，6T单元具有较低的电压可缩放操作能力。话虽如此，上述每个修改都需要定制的非铸造优化的位单元，其可能潜在地增加面积和/或功耗开销，并且可能需要在它们的布局方面的更多工作。
技术实现思路
在示例布置中，提供了一种存储电路，包括：访问电路，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制电路，用于使能各数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制电路配置为选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小不同于所述第二模式中的组大小。在另一示例布置中，提供了一种存储电路，包括：数据存储元件阵列；访问装置，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制装置，用于使能各数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制装置可操作来选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小与所述第二模式中的组大小不同。在另一示例布置中，提供了一种方法，包括：使能各数据存储元件阵列的数据存储元件组以供访问，所述组具有组大小，所述组大小是1或更大；将针对一组中的数据存储元件的访问信号组合以提供组合访问信号；通过用于所述组的数据存储元件的公共访问信号来访问数据存储元件组；以及在至少第一模式和第二模式中选择性地执行使能步骤、组合步骤和读取步骤，所述第一模式中的组大小与所述第二模式中的组大小不同。本技术的其它各个方面和特征由所附权利要求限定。附图说明将仅通过示例的方式，参照附图中所示的本技术的实施例来进一步描述本技术，在附图中：图1示意性地示出了存储电路；图2示意性地示出了数据存储元件阵列；图3和图4示意性地示出了在第一模式和第二模式中的操作；图5示意性地示出了数据处理系统；图6是将组大小与电源电压相关的示意图；图7是示出与电源电压的变化相关的操作的示意性流程图；图8和图9示意性地示出了存储电路；图10和图11示意性地示出了用以应用模式信号的电路；图12示意性地示出了两种不同模式中的存储映射；图13和图14是示出用于处理组大小的变化的相应技术的示意性流程图；图15示意性地示出了高速缓存无效操作；图16示意性地示出了用于读取一组多于两个的存储元件的电路；图17示意性地示出了检测电路；图18是读取电压相对于时间的示意图；图19示意性地示出了多个检测时刻；图20是示出差异检测技术的示意性流程图；图21示意性地示出了单端型存储单元；图22示意性地示出了数据存储元件阵列；图23是示出方法的示意性流程图；以及图24示意性地示出了存储电路。具体实施方式在参考附图讨论实施例之前，提供了实施例的以下描述。示例实施例提供一种存储电路，包括：数据存储元件阵列；访问电路，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制电路，用于各使能数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制电路配置为选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小不同于所述第二模式中的组大小。本公开提供了一种技术，其用于根据具有不同组大小的至少两种操作模式(例如，第二模式中的组大小可以比第一种模式中的组大小更大)来在一个或多个元件的各组中操作存储元件的阵列。组中的存储元件一起被使能以用于读取访问和/或写入访问，并且在示例中，从组中的数据存储元件中读取信号，或者将信号写入组中的数据存储元件中，或者将两者组合以供读取电路检测。增加组大小可以在较低电源电压下提供更可靠的操作。以这种方式，例如，在具有较小的组大小(例如，组大小为1)的情况下，存储电路可以提供更高容量以供在较高电源电压下使用。在较低的电源电压下，可以使用不同模式和不同组大小，从而提供较低的存储容量，但在较低电源电压下允许更可靠的操作。在示例中，可以在仍然使用如上所述的标准6T单元设计的同时实现这种布置。不需要修改单个的单元设计，而是如在一个操作模式(一个组大小)和另一个操作模式(另一个组大小)之间改变访问单元的方式。根据这种布置的存储电路的开发和物理布局可以比使用不同的位单元的情况更简单，这是因为在一些示例中，对电路的修改可以在不作为存储元件本身的一部分的其它区域(例如，解码)中。可以使用各种组大小。例如，组大小可以是对多个组公共的(或者实际上是在特定时间处发生的对存储电路的所有访问)。可以使用不同数量的模式(例如，多于两种模式)。例如，第二模式中的组大小可以大于第一模式中的组大小。在示例中，第一模式中的组大小是1(其可以提供每存储元件1位的最大容量)，并且第二模式中的组大小大于1。例如，第二模式中的组大小可以是2、4或另一个值。在使用大于1的组大小的情况下，可以适当地安排将相同的数据位值写入组中的每个存储元件，以便当随后读取该组中的存储元件时提供一致性。在示例中，这可以通过包括写入电路和控制电路的访问电路来实现，所述写入电路配置为通过向数据存储元件提供写入信号来将数据位写入该数据存储元件；所述控制电路配置为关于将数据位写入给定数据存储元件的写入操作，控制将该数据位写入包含给定数据存储元件的组中的所有数据存储元件。可以以各种方式实现存储元件的分组。一种示例技术使用地址解码操作中的变型来实现分组。在示例中，存储电路包括用于将数据存储元件映射到存储地址的地址解码电路，地址解码电路和控制电路在具有大于1的组大小的操作模式中协作以将每组数据存储元件映射到同一存储地址。实现电源电压和模式或组大小之间的连接并不是必需的。本文档来自技高网...

【技术保护点】
一种存储电路，包括：数据存储元件阵列；访问电路，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制电路，用于使能各数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制电路配置为选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小不同于所述第二模式中的组大小。

【技术特征摘要】
2016.08.26 US 15/248,3351.一种存储电路，包括：数据存储元件阵列；访问电路，用于通过针对数据存储元件的访问信号来访问由该数据存储元件存储的数据位，所述数据存储元件被使能以供访问；以及控制电路，用于使能各数据存储元件组以供访问，所述组具有组大小，所述组大小为1或更大，针对一组中的数据存储元件的访问信号被组合以提供对于该数据存储元件组公共的组合访问信号；所述控制电路配置为选择性地在至少第一模式和第二模式中操作，所述第一模式中的组大小不同于所述第二模式中的组大小。2.根据权利要求1所述的电路，其中，所述第二模式中的组大小大于所述第一模式中的组大小。3.根据权利要求2所述的电路，其中，所述第一模式中的组大小是1，并且所述第二模式中的组大小大于1。4.根据权利要求1所述的电路，其中：所述访问电路包括写入电路，所述写入电路配置为通过向数据存储元件提供写入信号来将数据位写入到该数据存储元件中；以及所述控制电路配置为：关于将数据位写入到给定数据存储元件中的写入操作，控制将该数据位写入到包含所述给定数据存储元件的组中的所有数据存储元件中。5.根据权利要求1所述的电路，包括用于将数据存储元件映射到存储地址的地址解码电路，所述地址解码电路和所述控制电路在具有大于1的组大小的操作模式中协作以将每组数据存储元件映射到同一个存储地址。6.根据权利要求1所述的电路，其中，所述控制电路配置为根据被提供给所述电路的电源电压在所述第一模式或第二模式中操作。7.根据权利要求6所述的电路，其中，所述控制电路配置为响应于较低电源电压在所述第二模式中操作，并且响应于较高电源电压在所述第一模式中操作。8.根据权利要求1所述的电路，其中，所述访问电路包括读取电路，所述读取电路配置为通过检测由数据存储元件输出的读取信号来读取由该数据存储元件存储的数据位；以及对于被使能以供访问的数据存储元件组，由该组中的数据存储元件输出的读取信号被组合，以提供对于该数据存储元件组公共的组合读取信号以供读取电路检测。9.根据权利要求2所述的电路，其中，所述控制电路配置为：响应于从所述第一模式到所述第二模式的转变的发起，控制由所述数据存储元件中的一些数据存储元件存储的数据位的复制，使得对于所述第二模式中的每个数据存储元件组，该组中的数据存储元件存储相同的数据位。10.根据权利要求1所述的电路，其中：所述数据存储元件与指示有效数据当前是否被这些数据存储元件存储的信息相关联；以及所述控制电路配置为：响应于所述组大小改变的转变的发起，设置所述相关联的信息以指示有效数据当前没有被所述数据存储元件存储。11...

【专利技术属性】
技术研发人员：希德哈塔·达斯，戴维·米歇尔·布尔，普若内·普拉巴特，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB